| 主权项 |
1.一种半导体元件之电容部分形成方法,包括下列步骤:形成一堆叠的层状结构,包括:一电极层形成于一衬层上,一介电层形成于该下电极层上,以及一上电极层包有一掺杂层与一金属层依序形成于该该介电层上;以及对该堆叠的层状结构进行热处理前,对该金属层掺入与该掺杂层中相同之掺质。2.如申请专利范围第1项所述之半导体元件之电容部分形成方法,其中形成一堆叠的层状结构的步骤包括下列步骤:形成该岛状的下电极层与该介电层于该衬层上,并形成该掺杂层覆盖于该衬层上的该介电层上,以及形成一金属层于该掺杂层上。3.如申请专利范围第1项所述之半导体元件之电容部分形成方法,其中对该金属层掺入掺质系在该金属层的整个表面上进行。4.如申请专利范围第1项所述之半导体元件之电容部分形成方法,其中对该金属层掺入掺质,系直接在一对应于该岛状的下电极层,与该介电层上方的该金属层之上表面之区域上进行。5.如申请专利范围第1项所述之半导体元件之电容部分形成方法,其中该掺质为磷。6.如申请专利范围第1项所述之半导体元件之电容部分形成方法,其中该介电层为一二氧化矽层,该下电极层与该掺杂层为复晶矽层,该金属层为矽化钨(WSix,其中x为组成比率,范围为2.2<x<2.5),以及该掺质为磷。7.一种半导体元件电容部分与闸极部分形成方法,包括下列步骤:形成一堆叠的层状结构,系由位于一衬层上之一下电极层,一位于该下电极层上之一介电层,以及包括有一第一掺杂层与一第一金属层依序形成于该介电层上之一上电极层组成而成,以及形成一闸极电极,系由一岛状的第二掺杂层与一第二金属层,依序形成于该衬层上组合而成,且与该堆叠的层状结构分离;以及对该堆叠的层状结构进行热处理前,至少对该第一金属层掺入与该第一掺杂层中相同之掺质。8.如申请专利范围第7项所述之半导体元件电容部分与闸极部分形成方法,其中形成一罩幕于该衬层上,藉以暴露出该堆叠的层状结构,且该掺杂步骤系由该罩幕上方,对该第一金属层进行。9.如申请专利范围第7项所述之半导体元件电容部分与闸极部分形成方法,其中该掺杂步骤系在,该第一金属层与该闸极电极周围之该衬层区域上进行。10.如申请专利范围第7项所述之半导体元件电容部分与闸极部分形成方法,其中该掺杂步骤包括下列步骤:(1)形成一保护层于该衬层上,覆盖该堆叠的层状结构与该闸极电极,且使该保护层之上表面平坦;以及(2)由该保护层之上表面对该衬层,进行离子植入法掺入掺质。11.如申请专利范围第7项所述之半导体元件电容部分与闸极部分形成方法,其中该下电极层,该第一掺杂层与该第二掺杂层为复晶矽层,该介电层为一二氧化矽层,该第一金属层与该第二金属层为矽化钨层,且该掺质为磷。12.一种半导体元件之电容部分形成方法,包括下列步骤:形成一下电极层于一衬层上;形成一介电层于该下电极层上;以及形成一上电极层,包含一掺杂层与一金属层依序形成于该介电层上,其中该上电极层含有之掺质与该下电极层含有之掺质相同,该下电极层之掺质浓度与该上电极层之掺质浓度相同,且该掺质浓度系为一浓度,使该电容部分之电容性质为一与电压无关之特性。13.如申请专利范围第12项所述之半导体元件之电容部分形成方法,其中该掺质为磷。14.如申请专利范围第13项所述之半导体元件之电容部分形成方法,其中该磷掺质的浓度为61020离子/立方公分。15.如申请专利范围第12项所述之半导体元件之电容部分形成方法,其中该介电层为一二氧化矽层,该下电极层与该掺杂层为复晶矽层,该金属层为一矽化钨层(WSix,其中x为组成比率,范围为2.2<x<2.5),以及该掺质为磷。图式简单说明:第一图包括第一图A到第一图C,其绘示依照本发明第一实施例中,半导体元件电容部分外围结构的制造方法的流程剖面绘示图;第二图绘示系用以说明本发明第二实施例的形成方法之剖面图;第三图绘示系用以说明本发明第三实施例的形成方法之剖面图;第四图绘示系用以说明本发明第四实施例的形成方法之剖面图;第五图绘示系用以说明本发明第五实施例的形成方法之剖面图;第六图绘示系用以说明本发明第六实施例的形成方法之剖面图;以及第七图A-E绘示系用以说明习知方法的剖面图。 |
