| 主权项 |
1.一种雷达脉波都卜勒滤波器组之查表装置,接受一参数输入,产生一参考値输出,该查表装置包括:一位址产生器,接受该参数输入,产生一位址信号;以及一正弦/余弦产生器,接受该位址信号,产生该参考値输出。2.如申请专利范围第1项所述之雷达脉波都卜勒滤波器组之查表装置,其中该位址产生器接受一清除信号,用以将该位址信号清除为零。3.如申请专利范围第2项所述之雷达脉波都卜勒滤波器组之查表装置,其中该位址产生器包括一输入闩锁器、一加法器、及一输出闩锁器,该输入闩锁器用以将该参数输入闩锁住,该输入闩锁器并具有一输出,该加法器包括一第一输入、一第二输入、及一输出,该输出闩锁器用以将该加法器之输出闩锁住,该输出闩锁器并具有一输出,该输出闩锁器之输出为该位址信号,该加法器之第一输入接受该输出闩锁器之输出,该加法器之第二输入接受该输入闩锁器之输出。4.如申请专利范围第3项所述之雷达脉波都卜勒滤波器组之查表装置,其中该正弦/余弦产生器接受一模式信号控制,用以在产生正弦値之参考値输出与余弦値之参考输出二者择一。5.如申请专利范围第4项所述之雷达脉波都卜勒滤波器组之查表装置,其中该正弦/余弦产生器包括一位址互补电路、一输出互补电路、一正弦値表、及一位移电路,该位移电路接受该位址信号及受该模式信号控制,输出一第一输出及一第二输出,该位址互补电路接受该位址信号及受该位移电路之第一输出控制,产生一位移输出,该正弦値表接受该位移输出,产生一正弦値输出,该输出互补电路接受该正弦値输出及受该位移电路之第二输出控制,产生该参考値输出。6.如申请专利范围第5项所述之雷达脉波都卜勒滤波器组之查表装置,该位移电路接受该位址信号之第一最高位元及第二最高位元。7.如申请专利范围第6项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择正弦输出时,该位移电路之第一输出为该位址信号之第二最高位元,该第二输出为该位址信号之第一最高位元。8.如申请专利范围第7项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择余弦输出时,该位移电路将该位址信号之第一最高位元及第二最高位元加01后,该第二最高位元即该第一输出,该第一最高位元即该第二输出。9.如申请专利范围第8项所述之雷达脉波都卜勒滤波器组之查表装置,该位址互补电路接受该位址信号之除第一最高位元及第二最高位元以外之位址信号。10.如申请专利范围第9项所述之雷达脉波都卜勒滤波器组之查表装置,当该位移电路之第一输出为1时,该位址互补电路输出互补之位址信号。11.如申请专利范围第10项所述之雷达脉波都卜勒滤波器组之查表装置,当该位移电路之第二输出为1时,该输出互补电路输出互补之正弦値。12.如申请专利范围第11项所述之雷达脉波都卜勒滤波器组之查表装置,该正弦値表储存0至/2之正弦値。13.如申请专利范围第12项所述之雷达脉波都卜勒滤波器组之查表装置,该正弦値表储存于一唯读记忆体。14.如申请专利范围第11项所述之雷达脉波都卜勒滤波器组之查表装置,该正弦値表储存于一随机存取记忆体,且在开机时载入该随机存取记忆体。15.一种雷达脉波都卜勒滤波器组之查表装置,接受一第一参数输入及一第二参数输入,并根据该第一参数输入产生一第一参考値输出及该第二参数输入产生一第二参考値输出,该查表装置包括:一第一位址产生器,接受该第一参数输入,产生一第一位址信号;一第二位址产生器,接受该第二参数输入,产生一第二位址信号;以及一双埠正弦/余弦产生器,接受该第一位址信号及该第二位址信号,并根据该第一位址信号产生该第一参考値输出及根据该第二位址信号产生该第二参考値输出。16.如申请专利范围第15项所述之雷达脉波都卜勒滤波器组之查表装置,其中每一该位址产生器接受一清除信号,用以将该每个位址信号清除为零。17.如申请专利范围第16项所述之雷达脉波都卜勒滤波器组之查表装置,其中每一该位址产生器包括一输入闩锁器、一加法器、及一输出闩锁器,该输入闩锁器用以将该对应之参数输入闩锁住,该输入闩锁器并具有一输出,该加法器包括一第一输入、一第二输入、及一输出,该输出闩锁器用以将该加法器之输出闩锁住,该输出闩锁器并具有一输出,该输出闩锁器之输出为该对应之位址信号,该加法器之第一输入接受该输出闩锁器之输出,该加法器之第二输入接受该输入闩锁器之输出。18.如申请专利范围第17项所述之雷达脉波都卜勒滤波器组之查表装置,其中该双埠正弦/余弦产生器接受一模式信号控制,用以在产生正弦値之参考値输出与余弦値之参考输出二者择一。19.如申请专利范围第18项所述之雷达脉波都卜勒滤波器组之查表装置,其中该双埠正弦/余弦产生器包括一第一位址互补电路、一第一输出互补电路、一双埠正弦値表、及一第一位移电路,该第一位移电路接受该第一位址信号及受该模式信号控制,输出一第一输出及一第二输出,该第一位址互补电路接受该第一位址信号及受该第一位移电路之第一输出控制,产生一第一位移输出,该双埠正弦値表接受该第一位移输出,并根据该第一位移输出产生一第一正弦値输出,该第一输出互补电路接受该第一正弦値输出及受该第一位移电路之第二输出控制,产生该第一参考値输出。20.如申请专利范围第19项所述之雷达脉波都卜勒滤波器组之查表装置,该第一位移电路接受该第一位址信号之第一最高位元及第二最高位元。21.如申请专利范围第20项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择正弦输出时,该第一位移电路之第一输出为该第一位址信号之第二最高位元,该第二输出为该第一位址信号之第一最高位元。22.如申请专利范围第21项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择余弦输出时,该第一位移电路将该第一位址信号之第一最高位元及第二最高位元加01后,该第二最高位元即该第一输出,该第一最高位元即该第二输出。23.如申请专利范围第22项所述之雷达脉波都卜勒滤波器组之查表装置,该第一位址互补电路接受该第一位址信号之除第一最高位元及第二最高位元以外之位址信号。24.如申请专利范围第23项所述之雷达脉波都卜勒滤波器组之查表装置,当该第一位移电路之第一输出为1时,该第一位址互补电路输出互补之位址信号。25.如申请专利范围第24项所述之雷达脉波都卜勒滤波器组之查表装置,当该第一位移电路之第二输出为1时,该第一输出互补电路输出互补之正弦値。26.如申请专利范围第25项所述之雷达脉波都卜勒滤波器组之查表装置,其中该双埠正弦/余弦产生器更包括一第二位址互补电路,一第二输出互补电路、及一第二位移电路,该第二位移电路接受该第二位址信号及该模式信号控制,输出一第一输出及一第二输出,该第二位址互补电路接受该第二位址信号及受该第二位移电路之第一输出控制,产生一第二位移输出,该双埠正弦値表接受该第二位移输出,并根据该第二位移输出产生一第二正弦値输出,该第二输出互补电路接受该第二正弦値输出及受该第二位移电路之第二输出控制,产生该第二参考値输出。27.如申请专利范围第26项所述之雷达脉波都卜勒滤波器组之查表装置,该第二位移电路接受该第二位址信号之第一最高位元及第二最高位元。28.如申请专利范围第27项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择正弦输出时,该第二位移电路之第一输出为该第二位址信号之第二最高位元,该第二输出为该第二位址信号之第一最高位元。29.如申请专利范围第28项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择余弦输出时,该第二位移电路将该第二位址信号之第一最高位元及第二最高位元加01后,该第二最高位元即该第一输出,该第一最高位元即该第二输出。30.如申请专利范围第29项所述之雷达脉波都卜勒滤波器组之查表装置,该第二位址互补电路接受该第二位址信号之除第一最高位元及第二最高位元以外之位址信号。31.如申请专利范围第30项所述之雷达脉波都卜勒滤波器组之查表装置,当该第二位移电路之第一输出为1时,该第二位址互补电路输出互补之位址信号。32.如申请专利范围第31项所述之雷达脉波都卜勒滤波器组之查表装置,当该第二位移电路之第二输出为1时,该第二输出互补电路输出互补之正弦値。33.如申请专利范围第32项所述之雷达脉波都卜勒滤波器组之查表装置,该双埠正弦値表储存0至/2之正弦値。34.如申请专利范围第33项所述之雷达脉波都卜勒滤波器组之查表装置,该正弦値表储存于一双埠唯读记忆体。35.如申请专利范围第33项所述之雷达脉波都卜勒滤波器组之查表装置,该正弦値表储存于一双埠随机存取记忆体,且在开机时载入该双埠随机存取记忆体。36.一种雷达脉波都卜勒滤波器组之查表装置,接受一第一参数输入及一第二参数输入,并根据该第一参数输入产生一第一参考値输出及该第二参数输入产生一第二参考値输出,该查表装置包括:一第一位址产生器,接受该第一参数输入,产生一第一位址信号;一第二位址产生器,接受该第二参数输入,产生一第二位址信号;一多工器,接受该第一位址信号及该第二位址信号,并受包括一第一选择及一第二选择之一选择信号控制,输出一多工位址;一正弦/余弦产生器,接受该多工位址,产生该第二参考値输出;以及一闩锁器,受该选择信号控制,当该选择信号为第一选择时将该第二参考値输出闩锁住,并且输出该第一参考値输出。37.如申请专利范围第36项所述之雷达脉波都卜勒滤波器组之查表装置,当该选择信号为第一选择时,该多工位址为该第一位址信号,当该选择信号为第二选择时,该多工位址为该第二位址信号。38.如申请专利范围第37项所述之雷达脉波都卜勒滤波器组之查表装置,其中每一该位址产生器接受一清除信号,用以将该每个位址信号清除为零。39.如申请专利范围第38项所述之雷达脉波都卜勒滤波器组之查表装置,其中每一该位址产生器包括一输入闩锁器、一加法器、及一输出闩锁器,该输入闩锁器用以将该对应之参数输入闩锁住,该输入闩锁器并具有一输出,该加法器包括一第一输入、一第二输入、及一输出,该输出闩锁器用以将该加法器之输出闩锁住,该输出闩锁器并具有一输出,该输出闩锁器之输出为该对应之位址信号,该加法器之第一输入接受该输出闩锁器之输出,该加法器之第二输入接受该输入闩锁器之输出。40.如申请专利范围第39项所述之雷达脉波都卜勒滤波器组之查表装置,其中该正弦/余弦产生器接受一模式信号控制,用以在产生正弦値之参考値输出与余弦値之参考输出二者择一。41.如申请专利范围第40项所述之雷达脉波都卜勒滤波器组之查表装置,其中该正弦/余弦产生器包括一位址互补电路、一输出互补电路、一正弦値表、及一位移电路,该位移电路接受该位址信号及受该模式信号控制,输出一第一输出及一第二输出,该位址互补电路接受该位址信号及受该位移电路之第一输出控制,产生一位移输出,该正弦値表接受该位移输出,产生一正弦値输出,该输出互补电路接受该正弦値输出及受该位移电路之第二输出控制,产生该参考値输出。42.如申请专利范围第41项所述之雷达脉波都卜勒滤波器组之查表装置,该位移电路接受该位址信号之第一最高位元及第二最高位元。43.如申请专利范围第42项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择正弦输出时,该位移电路之第一输出为该位址信号之第二最高位元,该第二输出为该位址信号之第一最高位元。44.如申请专利范围第43项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择余弦输出时,该位移电路将该位址信号之第一最高位元及第二最高位元加01后,该第二最高位元即该第一输出,该第一最高位元即该第二输出。45.如申请专利范围第44项所述之雷达脉波都卜勒滤波器组之查表装置,该位址互补电路接受该位址信号之除第一最高位元及第二最高位元以外之位址信号。46.如申请专利范围第45项所述之雷达脉波都卜勒滤波器组之查表装置,当该位移电路之第一输出为1时,该位址互补电路输出互补之位址信号。47.如申请专利范围第46项所述之雷达脉波都卜勒滤波器组之查表装置,当该位移电路之第二输出为1时,该输出互补电路输出互补之正弦値。48.如申请专利范围第47项所述之雷达脉波都卜勒滤波器组之查表装置,该正弦値表储存0至/2之正弦値。49.如申请专利范围第48项所述之雷达脉波都卜勒滤波器组之查表装置,该正弦値表储存于一唯读记忆体。50.如申请专利范围第49项所述之雷达脉波都卜勒滤波器组之查表装置,该正弦値表储存于一随机存取记忆体,且在开机时载入该随机存取记忆体。51.一种雷达脉波都卜勒滤波器组之查表装置,接受一第一参数输入、一第二参数输入、一第三参数输入,及一第四参数输入,并根据该第一参数输入产生一第一参考値输出,根据该第二参数输入产生一第二参考値输出,该第三参数输入产生一第三参考値输出,及该第四参数输入产生一第四参考値输出,该查表装置包括:一第一位址产生器,接受该第一参数输入,产生一第一位址信号;一第二位址产生器,接受该第二参数输入,产生一第二位址信号;一第三位址产生器,接受该第三参数输入,产生一第三位址信号;一第四位址产生器,接受该第四参数输入,产生一第四位址信号;一第一多工器,接受该第一位址信号及该第二位址信号,并受包括一第一选择及一第二选择之一选择信号控制,输出一第一多工位址;一第二多工器,接受该第三位址信号及该第四位址信号,并受该选择信号控制,输出一第二多工位址;一双埠正弦/余弦产生器,接受该第一多工位址及该第二多工位址,并根据该第一多工位址产生该第二参考値输出及该第二多工位址产生该第四参考値输出;一第一闩锁器,受该选择信号控制,当该选择信号为第一选择时将该第二参考値输出闩锁住,并且输出该第一参考値输出;以及一第二闩锁器,受该选择信号控制,当该选择信号为第一选择时将该第四参考値输出闩锁住,并且输出该第三参考値输出。52.如申请专利范围第51项所述之雷达脉波都卜勒滤波器组之查表装置,当该选择信号为第一选择时,该第一多工位址为该第一位址信号,该第二多工位址为该第三位址信号,当该选择信号为第二选择时,该第一多工位址为该第二位址信号,该第二多工位址为该第四位址信号。53.如申请专利范围第52项所述之雷达脉波都卜勒滤波器组之查表装置,其中每一该位址产生器接受一清除信号,用以将该每个位址信号清除为零。54.如申请专利范围第53项所述之雷达脉波都卜勒滤波器组之查表装置,其中每一该位址产生器包括一输入闩锁器、一加法器、及一输出闩锁器,该输入闩锁器用以将该对应之参数输入闩锁住,该输入闩锁器并具有一输出,该加法器包括一第一输入、一第二输入、及一输出,该输出闩锁器用以将该加法器之输出闩锁住,该输出闩锁器并具有一输出,该输出闩锁器之输出为该对应之位址信号,该加法器之第一输入接受该输出闩锁器之输出,该加法器之第二输入接受该输入闩锁器之输出。55.如申请专利范围第54项所述之雷达脉波都卜勒滤波器组之查表装置,其中该双埠正弦/余弦产生器接受一模式信号控制,用以在产生正弦値之参考値输出与余弦値之参考输出二者择一。56.如申请专利范围第55项所述之雷达脉波都卜勒滤波器组之查表装置,其中该双埠正弦/余弦产生器包括一第一位址互补电路、一第一输出互补电路、一双埠正弦値表、及一第一位移电路,该第一位移电路接受该第一多工位址信号及受该模式信号控制,输出一第一输出及一第二输出,该第一位址互补电路接受该第一多工位址信号及受该第一位移电路之第一输出控制,产生一第一位移输出,该双埠正弦値表接受该第一位移输出,并根据该第一位移输出产生一第一正弦値输出,该第一输出互补电路接受该第一正弦値输出及受该第一位移电路之第二输出控制,产生该第二参考値输出。57.如申请专利范围第56项所述之雷达脉波都卜勒滤波器组之查表装置,该第一位移电路接受该第一位址信号之第一最高位元及第二最高位元。58.如申请专利范围第57项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择正弦输出时,该第一位移电路之第一输出为该第一位址信号之第二最高位元,该第二输出为该第一位址信号之第一最高位元。59.如申请专利范围第58项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择余弦输出时,该第一位移电路将该第一位址信号之第一最高位元及第二最高位元加01后,该第二最高位元即该第一输出,该第一最高位元即该第二输出。60.如申请专利范围第59项所述之雷达脉波都卜勒滤波器组之查表装置,该第一位址互补电路接受该第一位址信号之除第一最高位元及第二最高位元以外之位址信号。61.如申请专利范围第60项所述之雷达脉波都卜勒滤波器组之查表装置,当该第一位移电路之第一输出为1时,该第一位址互补电路输出互补之位址信号。62.如申请专利范围第61项所述之雷达脉波都卜勒滤波器组之查表装置,当该第一位移电路之第二输出为1时,该第一输出互补电路输出互补之正弦値。63.如申请专利范围第62项所述之雷达脉波都卜勒滤波器组之查表装置,其中该双埠正弦/余弦产生器更包括一第二位址互补电路、一第二输出互补电路、及一第二位移电路,该第二位移电路接受该第二多工位址信号及受该模式信号控制,输出一第一输出及一第二输出,该第二位址互补电路接受该第二多工位址信号及受该第二位移电路之第一输出控制,产生一第二位移输出,该双埠正弦値表接受该第二位移输出,并根据该第二位移输出产生一第二正弦値输出,该第二输出互补电路接受该第二正弦値输出及受该第二位移电路之第二输出控制,产生该第四参考値输出。64.如申请专利范围第63项所述之雷达脉波都卜勒滤波器组之查表装置,该第二位移电路接受该第二多工位址信号之第一最高位元及第二最高位元。65.如申请专利范围第64项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择正弦输出时,该第二位移电路之第一输出为该第二位址信号之第二最高位元,该第二输出为该第二位址信号之第一最高位元。66.如申请专利范围第65项所述之雷达脉波都卜勒滤波器组之查表装置,当该模式信号为选择余弦输出时,该第二位移电路将该第二位址信号之第一最高位元及第二最高位元加01后,该第二最高位元即该第一输出,该第一最高位元即该第二输出。67.如申请专利范围第66项所述之雷达脉波都卜勒滤波器组之查表装置,该第二位址互补电路接受该第二位址信号之除第一最高位元及第二最高位元以外之位址信号。68.如申请专利范围第67项所述之雷达脉波都卜勒滤波器组之查表装置,当该第二位移电路之第一输出为1时,该第二位址互补电路输出互补之位址信号。69.如申请专利范围第68项所述之雷达脉波都卜勒滤波器组之查表装置,当该第二位移电路之第二输出为1时,该第二输出互补电路输出互补之正弦値。70.如申请专利范围第69项所述之雷达脉波都卜勒滤波器组之查表装置,该双埠正弦値表储存0至/2之正弦値。71.如申请专利范围第70项所述之雷达脉波都卜勒滤波器组之查表装置,该正弦値表储存于一双埠唯读记忆体。72.如申请专利范围第71项所述之雷达脉波都卜勒滤波器组之查表装置,该正弦値表储存于一双埠随机存取记忆体,且在开机时载入该双埠随机存取记忆体。图式简单说明:第一图是向量信号处理器(Vector Signal Processor,简称VSP)单元之方块图。第二图是参考码产生单元。第三图是MAC单元。第四图是MAC阵列之方块图。第五图是查表电路之方块图。第六图位址产生器之方块图。第七图正弦/余弦产生器之方块图。第八图A是双埠查表电路之方块图。第八图B是第八图A进一步之方块图。第九图是分时查表电路之方块图。第十图是四埠查表电路之方块图。第十一图A是矩阵相乘之平行式MAC阵列运作示意图。第十一图B是针对矩阵D的第0行,第n个MAC单元的累加闩锁器每一周期的计算结果。第十二图是二维向量信号处理结构之方块图。第十三图是管线式MAC阵列之运作方式示意图。第十四图A是回旋积分(convolution)运算之时序图。第十四图B是相关(correlation)运算之时序图。第十五图A至第十五图C是多过程相关运算之时序图。第十六图是脉波都卜勒雷达之平行FFT处理之方块图。第十七图是脉波都卜勒雷达之MAC阵列平行处理方块图。 |
