| 主权项 |
1.一种半导体装置约合并DQ(MDQ)电路,其组成包含:一多工器,能从记忆体区块中循序选取输出资料而输出相同资料;一暂存器,能将从多工器输出的第一笔资料储存起来;一比较器,能将多工器的输出与暂存器的输出作比较;一比较结果暂存记录器,能将对其输出和比较器输出执行及闸操作的结果储存起来;及一输入/输出缓冲器,能对应于对控制信号和比较结果储存暂存器的输出执行及闸操作而产生之信号,而将暂存器的输出送至代表DQ的垫上。2.如申请专利范围第1项之MDQ电路,其中用以控制多工器的选择控制信号是由在半导体装置内部设置之预定计数器,或从一垫脚的直接输入处解码而得。3.如申请专利范围第2项之MDQ电路,其中选择控制信号具有多个位元。4.如申请专利范围第1项之MDQ电路,其中比较结果储存暂存器是由逻辑値〝高〞的输出而启动。5.如申请专利范围第1项之MDQ电路,其中在比较器的最后比较结果从比较结果储存暂存器输出后,控制信号就变成主动信号。6.一种半导体装置的MDQ方法,其步骤包含:依序地一个接一个选择自一记忆体区块中读出的输出资料;将第一笔选取输出资料暂存起来;将第二笔至最后一笔输出资料和储存的第一笔输出资料循序作比较;将对比较结果和每一前次储存的及闸操作结果执行及闸操作而循序把结果储存起来;产生的控制信号在最后一次及闸操作后变成主动信号;及相对于对控制信号和储存的控制信号执行及闸操作而产生之信号而将第一笔储存的输出资料输出至代表DQ的垫上。7.如申请专利范围第6项之MDQ之方法,其中前次储存的及闸操作结果是以逻辑値〝高〞的信号而启动。图式简单说明:第一图是传统MDQ电路的电路图;第二图是根据本发明较佳实施例的MDQ电路之电路图;及第三图是第二图中的MDQ电路的操作时序图。 |
