| 主权项 |
1.一种金属绝缘膜半导体(MIS)电晶体之制法,该MIS电晶体具有形成在一半导体基片上之一闸极电极及闸极绝缘膜,该半导体基片具有一通道区藉布植一导电形式之杂质于其内而形成,包含下列步骤:透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;自行匹配地离子布植一导电形式相反于该一导电形式之杂质于该闸极电极以形成一源极/汲极区;以及执行热处理于一惰性气体之氛围或氮气氛围中。2.如申请专利范围第1项之金属绝缘膜半导体(MIS)电晶体之制法,尚含有下一步骤:在形成该源极/汲极区之该步骤之前,自行匹配地离子布植于该闸极电极以形成一微掺杂汲极(LDD)区。3.一种金属绝缘膜半导体(MIS)电晶体之制法,该MIS电晶体具有形成在一半导体基片上之一闸极电极及闸极绝缘膜,该半导体基片具有一通道区藉布植一导电形式之杂质于其内而形成,包含下列步骤:自行匹配地离子布植一导电形式相反于该一导电形式之杂质于该闸极电极以形成一源极/汲极区;透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;执行热处理于一惰性气体之氛围或氮气氛围中。4.一种金属绝缘膜半导体(MIS)电晶体之制法,该MIS电晶体具有形成在一半导体基片上之一闸极电极及闸极绝缘膜,该半导体基片具有一通道区藉布植一导电形式之杂质于其内而形成,包含下列步骤:透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;自行匹配地离子布植一导电形式相反于该一导电形式之第一杂质于该闸极电极以形成一微掺杂汲极(LDD)区;自行匹配地离子布植一导电形式相同于该第一杂质之导电形式之第二杂质于该闸极电极以形成一源极/汲极区;以及执行热处理于一惰性气体之氛围或氮气氛围中。5.一种金属绝缘膜半导体(MIS)电晶体之制法,该MIS电晶体具有形成在一半导体基片上之一闸极电极及闸极绝缘膜,该半导体基片具有一通道区藉布植一导电形式之杂质于其内而形成,包含下列步骤:自行匹配地离子布植一导电形式相反于该一导电形式之第一杂质于该闸极电极以形成一微掺杂汲极(LDD)区;自行匹配地离子布植一导电形式相同于该第一杂质之导电形式之第二杂质于该闸极电极以形成一源极/汲极区;透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;以及执行热处理于一惰性气体之氛围或氮气氛围中。6.一种金属绝缘膜半导体(MIS)电晶体之制法,该MIS电晶体具有形成在一半导体基片上之一闸极电极及闸极绝缘膜,该半导体基片具有一通道区藉布植一导电形式之杂质于其内而形成,包含下列步骤:自行匹配地离子布植一导电形式相反于该一导电形式之第一杂质于该闸极电极以形成一微掺杂汲极(LDD)区;执行第一热处理于一惰性气体之氛围或氮气氛围中;自行匹配地离子布植一导电形式相同于该第一杂质之导电形式之第二杂质于该闸极电极以形成一源极/汲极区;以及执行第二热处理于一惰性气体之氛围或氮气氛围中。7.一种金属绝缘膜半导体(MIS)电晶体之制法,该MIS电晶体具有形成在一半导体基片上之一闸极电极及闸极绝缘膜,该半导体基片具有一通道区藉布植一导电形式之杂质于其内而形成,包含下列步骤:自行匹配地离子布植一导电形式相反于该一导电形式之第一杂质于该闸极电极以形成一微掺杂汲极(LDD)区;透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;以及执行第一热处理于一惰性气体之氛围或氮气氛围中;自行匹配地离子布植一导电形式相同于该第一杂质之导电形式之第二杂质于该闸极电极以形成一源极/汲极区;以及执行第二热处理于一惰性气体之氛围或氮气氛围中。8.一种金属绝缘膜半导体(MIS)电晶体之制法,该MIS电晶体具有形成在一半导体基片上之一闸极电极及闸极绝缘膜,该半导体基片具有一通道区藉布植一导电形式之杂质于其内而形成,包含下列步骤:透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;自行匹配地离子布植一导电形式相反于该一导电形式之第一杂质于该闸极电极以形成一微掺杂汲极(LDD)区;执行第一热处理于一惰性气体之氛围或氮气氛围中;自行匹配地离子布植一导电形式相同于该第一杂质之导电形式之第二杂质于该闸极电极以形成一源极/汲极区;以及执行第二热处理于一惰性气体之氛围或氮气氛围中。9.一种金属绝缘膜半导体(MIS)电晶体之制法,该MIS电晶体具有形成在一半导体基片上之一闸极电极及闸极绝缘膜,该半导体基片具有一通道区藉布植一导电形式之杂质于其内而形成,包含下列步骤:自行匹配地离子布植一导电形式相反于该一导电形式之第一杂质于该闸极电极以形成一微掺杂汲极(LDD)区;透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;执行第一热处理于一惰性气体之氛围或氮气氛围中;透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;自行匹配地离子布植一导电形式相同于该第一杂质之导电形式之第二杂质于该闸极电极以形成一源极/汲极区;以及执行第二热处理于一惰性气体之氛围或氮气氛围中。10.一种金属绝缘膜半导体(MIS)电晶体之制法,该MIS电晶体具有形成在一半导体基片上之一闸极电极及闸极绝缘膜,该导体基片具有一通道区藉布植一导电形式之杂质于其内而形成,包含下列步骤:透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;自行匹配地离子布植一导电形式相反于该一导电形式之第一杂质于该闸极电极以形成一微掺杂汲极(LDD)区;执行第一热处理于一惰性气体之氛围或氮气氛围中;自行匹配地离子布値一导电形式相同于该第一杂质之导电形式之第二杂质于该闸极电极以形成一源极/汲极区;透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;以及执行第二热处理于一惰性气体之氛围或氮气氛围中。11.一种金属绝缘膜半导体(MIS)电晶体之制法,该MIS电晶体具有形成在一半导体基片上之一闸极电极及闸极绝缘膜,该半导体基片具有一通道区藉布植一导电形式之杂质于其内而形成,包含下列步骤:自行匹配地离子布植一导电形式相反于该一导电形式之第一杂质于该闸极电极以形成一微掺杂汲极(LDD)区;透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;执行第一热处理于一惰性气体之氛围或氮气氛围中;自行匹配地离子布植一导电形式相同于该第一杂质之导电形式之第二杂质于该闸极电极以形成一源极/汲极区;透过该闸极电极及闸极绝缘膜布植氢离子于该闸极电极下方之该通道区;以及执行第二热处理于一惰性气体之氛围或氮气氛围中。12.如申请专利范围第1项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通通区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。13.如申请专利范围第2项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通道区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。14.如申请专利范围第3项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通道区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。15.如申请专利范围第4项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通道区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。16.如申请专利范围第5项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通道区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。17.如申请专利范围第6项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通道区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。18.如申请专利范围第7项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通道区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。19.如申请专利范围第8项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通道区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。20.如申请专利范围第9项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通道区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。21.如申请专利范围第10项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通道区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。22.如申请专利范围第11项之金属绝缘膜半导体(MIS)电晶体之制法,其中布植氢离子于该闸极电极下方之该通道区之该步骤系以一大于11015原子/平方公分而小于41015原子/平方公分之氢布植量来执行。23.如申请专利范围第1项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。24.如申请专利范围第2项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。25.如申请专利范围第3项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。26.如申请专利范围第4项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。27.如申请专利范围第5项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。28.如申请专利范围第6项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。29.如申请专利范围第7项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。30.如申请专利范围第8项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。31.如申请专利范围第9项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。32.如申请专利范围第10项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。33.如申请专利范围第11项之金属绝缘膜半导体(MIS)电晶体之制法,其中热处理系执行于一高于800℃而低于1100℃之温度处。图式简单说明:第一图A-第一图C,第二图A-第二图B系横截面图,显示一习知之用以制作n-MOSFET之方法,第三图系一图表,显示习知n-MOSFET中之逆转之短通道效应,第四图A至第四图B系横截面图,显示两个具有不同通道长度之n-MOSFET,第五图A-第五图C,第六图A-第六图B系横截面图,显示日本专利申请公开案号8-18047中所揭示之一习知之用以制作n-MOSFET之方法,第七图A-第七图C,第八图A-第八图B系横截面图,显示根据本发明之一第一较佳实施例中之一种用以制作MIS电晶体之方法,第九图A-第九图C,第十图A-第十图C系横截面图,显示根据本发明之一第二较佳实施例中之一种用以制作MIS电晶体之方法,第十一图A-第十一图C,第十二图A-第十二图C,第十三图A-第十三图B系横截面图,显示根据本发明之一第一较佳实施例中之一种用以制作MIS电晶体之方法,第十四图系横截面图,显示一具有一n+扩散区一p-阱之半导体装置,第十五图系一图表,显示在激活源极/汲极区中之砷之前及之后,在深度方向中之硼的轮廓,第十六图系一图表,显示欲在11KeV离子布植21015原子/平方公分之氢之深度方向中之浓度轮廓及欲在第十五图中之条件下离子布植之硼之深度方向中之浓度轮廓,第十七图系一图表,显示在由1020℃,10秒之热处理激活之后,相依于硼浓度轮廓之氢离子布植之剂量,以及第十八图系一图表,显示藉使用本发明之方法,即,在用以激活源极/汲极区之热处理之前执行11015原子/平方公分之氢离子布植所制造之n-MOSFET之所量度之临限电压,及藉习知方法所制之n-MOSFET之所量度之临限电压。 |
