| 主权项 |
1.一种嵌入式动态随机存取记忆体之制造方法,包括下列步骤:提供一基底,区分成一记忆体电路区与一逻辑电路区;并且,于该记忆体电路区上,已形成有复数个转移场效电晶体,每一该转移场效电晶体具有一第一与第二源极/汲极区以及一第一闸极电极;于该逻辑电路区上,已形成有复数个逻辑场效电晶体,每一该逻辑场效电晶体具有一第三与第四源极/汲极区以及一第二闸极电极;形成一第一绝缘层,在该基底上方;定义该第一绝缘层图案,形成复数个第一与第二开口,在该记忆体电路区上,每一该第一与第二开口分别曝露出对应之每一该转移场效电晶体之该第一与第二源极/汲极区;形成复数个第三开口,在该逻辑电路区上,每一该第三开口暴露出至少该逻辑电路区之一导体;形成一第一导电层,在该第一绝缘层上,填入并未填满该些第一、第二与第三开口;形成一耐熔性金属氧化层,在该第一导电层上;形成一罩幕层,位于该耐熔性金属氧化层上,至少覆盖该些第一开口上方,并至少暴露出该些第二开口与第三开口上方;进行一氢处理,用以将暴露出之该耐熔性金属氧化层转换成具有导电性;移除该罩幕层;形成一第二导电层,在该耐熔性金属氧化层上;以及定义该第二导电层、该耐熔性金属氧化层与该第一导电层之图案,分别形成一电容上电极、一电容介电层与一电容下电极,在对应之每一该第一开口上方;形成一第一与第二接触内连线,分别在对应之每一该第二开口与第三开口上方。2.如申请专利范围第1项所述之制造方法,其中,该耐熔性金属氧化层包括TiO2.Ta2O5.Fe2O3与BaTiO3其中择一。3.如申请专利范围第1项所述之制造方法,其中,该罩幕层包括光阻层与扩散阻障层两者择一。4.如申请专利范围第1项所述之制造方法,其中,该氢处理包括氢电浆处理与氢热处理两者择一。5.如申请专利范围第1项所述之制造方法,其中,该第一导电层包括金属钛与金属钨两者择一。6.如申请专利范围第1项所述之制造方法,其中,该第一导电层包括氮化钛。7.如申请专利范围第1项所述之制造方法,其中,该第一导电层更包括钛/氮化钛层,该钛层介于该基底与该氮化钛层之间。8.如申请专利范围第1项所述之制造方法,其中,该第二导电层包括金属钨。9.如申请专利范围第1项所述之制造方法,其中,该电容上电极的边缘侧向对准该电容下电极的边缘。10.如申请专利范围第1项所述之制造方法,其中,在形成该耐熔性金属氧化层之前,该第一导电层被定义图案。11.如申请专利范围第1项所述之制造方法,其中,在氢处理之前,该耐熔性金属氧化层被定义图案。12.如申请专利范围第1项所述之制造方法,更包括下列步骤:形成一第二绝缘层,在该第二导电层上方;形成复数个第四开口,在该第二绝缘层中,暴露出对应之每一该电容上电极;形成复数个第五开口,在该第二绝缘层中,暴露出连接至少一导体之部分该第二导电层;形成一第三导电层,在该些第四与第五开口中以及该第二绝缘层上方;以及定义该第三导电层图案,形成复数条第一导线,经由该些第四开口分别连接对应之该些电容上电极至一参考电压;形成复数条第二导线,经由该些第五开口分别连接对应之至少一导体。13.如申请专利范围第15项所述之制造方法,其中,该参考电压包括1/2Vcc。14.如申请专利范围第15项所述之制造方法,其中,该第三导电层包括金属铝、金属铜与铝铜合金其中择一。15.如申请专利范围第1项所述之制造方法,其中,该导体包括该逻辑场效晶体之该第三与第四源极/汲极区以及该第二闸极电极其中择一。16.一种嵌入式动态随机存取记忆体之制造方法,包括下列步骤:提供一基底,区分成一记忆体电路区与一逻辑电路区;并且,于该记忆体电路区上,已形成有至少一转移场效电晶体,该转移场效电晶体具有一第一与第二源极/汲极区以及一第一闸极电极;于该逻辑电路区上,已形成有至少一逻辑场效电晶体,该逻辑场效电晶体具有一第三与第四源极/汲极区以及一第二闸极电极;在该基底上方,形成一第一绝缘层;定义该第一绝缘层图案,在该记忆体电路区上,形成一第一与第二开口,该第一与第二开口分别曝露出该转移场效电晶体之该第一与第二源极/汲极区;在该逻辑电路区上,形成一第三开口,该第三开口暴露出至少该逻辑电路区之一导体;在该第一绝缘层上,形成一第一导电层,填入该第一、第二与第三开口;在该第一导电层上,形成一耐熔性金属氧化层;在该耐熔性金属氧化层上,形成一罩幕层,至少覆盖该第一开口上方,并至少暴露出该第二开口与第三开口上方;进行一氢处理,用以将暴露出之该耐熔性金属氧化层转换成具有导电性;移除该罩幕层;在该耐熔性金属氧化层上,形成一第二导电层;以及定义该第二导电层、该耐熔性金属氧化层与该第一导电层之图案,在该第一开口上方,分别形成一电容上电极、一电容介电层与一电容下电极;分别在该第二开口与第三开口上方,形成一第一与第二接触内连线。17.如申请专利范围第16项所述之制造方法,其中,该耐熔性金属氧化层包括TiO2.Ta2O5.Fe2O3与BaTiO3其中择一。18.如申请专利范围第16项所述之制造方法,其中,该罩幕层包括光阻层与扩散阻障层两者择一。19.如申请专利范围第16项所述之制造方法,其中,该氢处理包括氢电浆处理与氢热处理两者择一。20.如申请专利范围第16项所述之制造方法,其中,该第一导电层包括金属钛与金属钨两者择一。21.如申请专利范围第16项所述之制造方法,其中,该第一导电层包括氮化钛。22.如申请专利范围第16项所述之制造方法,其中,该第一导电层更包括钛/氮化钛层,该钛层介于该基底与该氮化钛层之间。23.如申请专利范围第16项所述之制造方法,其中,该第二导电层包括金属钨。24.如申请专利范围第16项所述之制造方法,其中,该电容上电极的边缘侧向对准该电容下电极的边缘。25.如申请专利范围第16项所述之制造方法,其中,在形成该耐熔性金属氧化层之前,该第一导电层被定义图案。26.如申请专利范围第16项所述之制造方法,其中,在氢处理之前,该耐熔性金属氧化层被定义图案。27.如申请专利范围第16项所述之制造方法,更包括下列步骤:在该第二导电层上方,形成一第二绝缘层;在该第二绝缘层中,形成一第四开口,暴露出该电容上电极;在该第二绝缘层中,形成一第五开口,暴露出连接至少一导体之部分该第二导电层;在该第四与第五开口中以及该第二绝缘层上方,形成一第三导电层;以及定义该第三导电层图案,形成一第一导线,经由该第四开口连接该电容上电极至一参考电压;形成一第二导线,经由该第五开口分别连接至少一导体。28.如申请专利范围第27项所述之制造方法,其中,该参考电压包括1/2Vcc。29.如申请专利范围第27项所述之制造方法,其中,该第三导电层包括金属铝、金属铜与铝铜合金其中择一。30.如申请专利范围第16项所述之制造方法,其中,该导体包括该逻辑场效晶体之该第三与第四源极/汲极区以及该第二闸极电极其中择一。图式简单说明:第一图A至第一图F是依照本发明一较佳实施例之一种嵌入式DRAM之制造流程剖面示意图。 |
