| 主权项 |
1.一种快闪电性可抹除唯读记忆体记忆胞,其至少包括:一N型掺杂源极区,形成于一半导体基底内;一N型掺杂汲极区,形成于该半导体基底内;一N型掺杂埋入式通道,形成于该半导体基底内,且位于该源极区与该汲极区之间;一P型掺杂浮置闸极,形成于该通道上方;以及一控制闸极,形成于该浮置闸极上方。2.一种快闪电性可抹除唯读记忆体记忆胞,其为一N通道电晶体至少包括一N型掺杂埋入式通道与一P型掺杂浮置闸极。3.一种快闪电性可抹除唯读记忆体记忆胞,其为一N通道电晶体,至少包括一P型掺杂浮置闸极。4.如申请专利范围第3项所述之记忆胞,其中该记忆胞更包括一N型掺杂埋入式通道。5.一种快闪电性可抹除唯读记忆体记忆胞,其为一N通道电晶体,至少包括一N型掺杂埋入式通道。6.如申请专利范围第5项所述之记忆胞,其中该记忆胞更包括一P型掺杂浮置闸极。7.一种快闪电性可抹除唯读记忆体记忆胞,该记忆胞特征包括一第一型掺杂埋入式通道与一第二型掺杂浮置闸极,其中,该第一型与该第二型不相同。8.如申请专利范围第7项所述之记忆胞,其中该第一型为N型,且该第二型为P型。9.如申请专利范围第7项所述之记忆胞,其中该第一型为P型,且该第二型为N型。图式简单说明:第一图是绘示习知一种快闪电性可抹除唯读记忆体记忆胞结构剖面图;第二图绘示一种习知埋入式通道pMOSFET 200之剖面结构简图;第三图绘示依照本创作一较佳实施例的一种快闪电性可抹除唯读记忆体记忆胞的结构剖面图;第四图绘示功函数ms与掺质浓度NB关系图;以及第五图绘示本创作较佳实施例之埋入式通道快闪记忆胞的结构俯视图。 |
