| 主权项 |
1.一种于贯穿介电层之贯穿孔内形成加盖金属插塞之方法,其中该贯穿孔具有暴露出沉积增进材料的底面,该方法包括下列步骤:a)选择性化学蒸气沉积金属于贯穿孔底面之沉积增进材料上而于贯穿孔内形成插塞;b)物理蒸气沉积足量温热金属于介电层上方而大体平面化介电层上的任何结节;及c)沉积障壁层于物理蒸气沉积金属上方。2.如申请专利范围第1项之方法,其中该选择性化学蒸气沉积金属为CVD铝。3.如申请专利范围第2项之方法,其中该温热PVD金属为温热PVD铝。4.如申请专利范围第2项之方法,其中该温热PVD金属为温热PVD铝/铜。5.如申请专利范围第2项之方法,其中该温热PVD金属系于约350℃至约500℃之温度沉积。6.如申请专利范围第5项之方法,其中该温热PVD金属系于约400℃之温度沉积。7.如申请专利范围第1项之方法,其中该障壁层包括选自钛,氮化钛,钽及氮化钽之金属。8.如申请专利范围第1项之方法,其中该障壁层包括第一次层钛,第二次层氮化钛及第三次层钛。9.如申请专利范围第1项之方法,其又包括下列步骤:(d)沉积第二金属层于障壁层上方。10.如申请专利范围第9项之方法,其中该第二金属层包括PVD铝,CVD铝,铜或其组合。11.如申请专利范围第1项之方法,其又包括下述步骤:(d)于障壁层上方形成金属互连。12.如申请专利范围第11项之方法,其中该金属互连包括铝。13.如申请专利范围第1项之方法,其中步骤(a)至(c)系于包括化学蒸气沉积腔室及物理蒸气沉积腔室之整合处理系统内部进行。14.一种形成贯穿孔插塞之方法,该插塞通过在插塞各端具有障壁层之介电层方法,该方法包括下列步骤:a)沉积障壁层于工作件顶层上;b)于金属叠层上形成一层介电层;c)蚀刻贯穿介电层之贯穿孔而形成暴露金属叠层的底面;d)选择性化学蒸气沉积导电材料于金属叠层之暴露部分上而于贯穿孔内形成插塞;e)物理蒸气沉积足量金属于介电层上而大体平面化于插塞形成过程中由于选择性损失而形成的任何结节;及f)沉积一层障体盖层于湿热之物理蒸气沉积金属上方。15.如申请专利范围第14项之方法,其中两层障壁层包括选自钛,氮化钛,钽及氮化钽之金属。16.如申请专利范围第14项之方法,其又包括下述步骤:(g)沉积第二金属层于障体盖层上方。17.如申请专利范围第14项之方法,其又包括下列步骤:(g)沉积第二金属层于障体盖层上方;及(h)沉积另一障壁层于第二金属层上方。18.如申请专利范围第17项之方法,其又包括重覆步骤(b)至(h)操作之步骤。19.如申请专利范围第16项之方法,其中该第二金属层包括PVD铝。图式简单说明:第一图为积体电路结构之剖面图,该结构具有于贯穿孔内经由选择性CVD铝形成的金属插塞及于介电层形成的结节;第二图为于基材上形成金属化结构之剖面图;第三图为第二图结构体于沉积介电层后之剖面图;第四图为第三图结构体于蚀刻介电层而形成暴露出下方障壁层的贯穿孔或壕沟之剖面图;第五图为第四图结构体于下方障壁层选择性形成CVD铝插塞而填满贯穿孔后之剖面图;第六图为第五图积体电路结构于藉施加薄温热PVD铜/铝层而平面化结节后之剖面图;第七图为第六图结构体于施加障壁层后之剖面图;第八图为第七图结构体于施加标准PVD铝层后之剖面图;第九图为进行化学蒸气沉积(CVD)及物理蒸气沉积(PVD)之整合一体成组工具之平面图。第十图为供应气体至第九图成组工具上的CVD腔室之气体箱系统之示意图。 |
