| 主权项 |
1.一种半导体装置,包含图素矩阵电路,驱动电路及逻辑电路于同一基底上,其中图素矩阵电路、驱动电路及逻辑电路包含多数TFT,各TFT具结晶矽膜之主动层,且次临限系数为60至100mV/十倍距,及其中分别电路中所包含多数TFT之通道形成区由横横生长区构成,横生长区之生长距离根据分别电路所需特性而彼此不同。2.一种半导体装置,包含图素矩阵电路、驱动电路及逻辑电路于同一基底上,其中图素矩阵电路、驱动电路及逻辑电路包含多数TFT,各TFT具结晶矽膜之主动层,且次临限系数为60至100mV/十倍距,其中分别电路中所含多数TFT之通道形成区由横生长区构成,横生长区之生长区根据分别电路所需特性彼此不同,及其中成为构成逻辑电路及/或驱动电路之TFT通道形成区之横生长区生长距离短成为构成图素矩阵电路之TFT之通道形成区之横生长区生长距离。3.一种半导体装置,包含图素矩阵电路、驱动电路及逻辑电路于同一基底上,其中图素矩阵电路、驱动电路及逻辑电路包含多数TFT,各TFT具结晶矽膜之主动层,且次临限系数为60至100mV/十倍距,其中分别电路中所含多数TFT之通道形成区由横生长区构成,横生长区之生长距离根据分别电路所需特性而彼此不同,及其中多数TFT之通道长度关联于横生长区生长距离。4.一种半导体装置,包含图素矩阵电路、驱动电路及逻辑电路于同一基底上,其中图素矩阵电路、驱动电路及逻辑电路包含多数TFT,各TFT具结晶矽膜之主动层,且次临限系数为60至100mV/十倍距,其中分别电路中所含多数TFT之至少通道形成区各由多数条形晶体区构成,及其中多数条形晶体区内相邻晶体区所有或实质所有晶界处,多数晶体区中分别原子连续设置而未形成晶格缺陷。5.如申请专利范围第4项之装置,其中晶体包含氢或卤素以中和不能连续设置于晶界之原子。6.如申请专利范围第1至4项中任一项之装置,其中多数TFT之至少通道形成区各由多数条形晶体区构成。7.如申请专利范围第1至4项中任一项之装置,其中结晶矽膜由晶体结构体构成,其中多数杆状或平杆状晶体成组生长于彼此平行之方向。8.如申请专利范围第1至4项中任一项之装置,其中构成结晶矽膜之杆状或平杆状晶体内晶格连续接于彼此,故内部对载子视为单晶。9.如申请专利范围第1至4项中任一项之装置,其中至少主动层之通道形成区为固有或实质固有区。10.如申请专利范围第1至4项中任一项之装置,其中主动层包含一种或多种元素,选自Ni,Fe,Co,Sn,Pd,Pb,Pt,Cu及Au之组为触媒元素以促进矽膜结晶,而触媒元素浓度不大于11017原子/cm3。11.如申请专利范围第1至4项中任一项之装置,其中主动层包含一种或多种元素选自Cl,F及Br构成之组,元素浓度为11015至11020原子/cm3。12.如申请专利范围第1至4项中任一项之装置,其中主动层与构成各多数TFT之闸极绝缘膜间界面包含一种或多种选自Cl,F及Br构成之组之元素,元素具高浓度。13.如申请专利范围第1至4项中任一项之装置,其中多数TFT中,构成驱动频率不小于0.1 GHz之电路之TFT通道长度为0.25至0.7m,而构成运转电压大于10V之电路之TFT通道长度为2至20m。14.一种半导体装置之制法,包含步骤:形成非晶矽膜于具一绝缘面之基底上;选择地加入触媒元素供促进矽膜结晶成非晶矽膜;经热处理由触媒元素加入区之起始点使非晶矽膜结晶,而形成由结晶矽膜构成之多数横生长区;形成横生长区,其中仅以横生长区构成至少各通道形成区;形成氧化矽膜于各主动层上;及于含卤素气氛中热处理而除去主动层中触媒元素并进行主动层热氧化,其中以离子植入法或电浆掺入法进行加入触媒元素之步骤,而同一基底上至少一部分加入触媒元素之浓度不同于其他加入区加入触媒元素之浓度。15.一种半导体装置之制法,包含步骤:形成非晶矽膜于具一绝缘面之基底上;选择地加入触媒元素供促进矽膜结晶成非晶矽膜;经热处理由触媒元素加入区之起始点使非晶矽膜结晶,而形成由结晶矽膜构成之多数横生长区;形成横生长区,其中仅以横生长区构成至少各通道形成区;形成氧化矽膜于各主动层上;及于含卤素气氛中热处理而除去主动层中触媒元素并进行主动层热氧化,其中以离子植入法或电浆掺入法进行触媒元素加入步骤,对同一基底加入触媒元素之浓度根据主动层之通道长度有所不同。16.如申请专利范围第14或15项之制法,其中触媒元素加入区各短边之长度为0.01至1m。17.如申请专利范围第14或15项之制法,其中使用一种或多种选自Ni,Fe,Co,Sn,Pd,Pb,Pt,Cu及Au构成之组为触媒元素。18.如申请专利范围第14或15项之制法,其中含卤素气氛中包含一种或多种含卤素化合物,选自HCl,HF,NF3,HBr,Cl2,ClF3,BCl3,F2及Br2所构成之组。19.一种半导体装置,包含:提供于一基底上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中晶格被连续地彼此连接于该半导体膜之微粒边界上,依据高解析TEM,以及其中该半导体膜具有10至75奈米之厚度。20.一种半导体装置,包含:提供于一基底上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中构成不同晶体区域之原子彼此对应,个别地,于该不同晶体区域之边界上,以及其中该半导体膜具有10至75奈米之厚度。21.一种半导体装置,包含:提供于一基底上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中该半导体膜之邻接的晶体区域被适当地且连续地彼此连接,以及其中该半导体膜具有10至75奈米之厚度。22.一种半导体装置,包含:提供于一单晶矽晶圆上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中晶格被连续地彼此连接于该半导体膜之微粒边界上,依据高解析TEM,以及其中该半导体膜具有10至75奈米之厚度。23.一种半导体装置,包含:提供于一单晶矽晶圆上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中构成不同晶体区域之原子彼此对应,个别地,于该不同晶体区域之边界上,以及其中该半导体膜具有10至75奈米之厚度。24.一种半导体装置,包含:提供于一单晶矽晶圆上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中该半导体膜之邻接的晶体区域被适当地且连续地彼此连接,以及其中该半导体膜具有10至75奈米之厚度。25.一种半导体装置,包含:提供于一多晶矽晶圆上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中晶格被连续地彼此连接于该半导体膜之微粒边界上,依据高解析TEM,以及其中该半导体膜具有10至75奈米之厚度。26.一种半导体装置,包含:提供于一多晶矽晶圆上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中构成不同晶体区域之原子彼此对应,个别地,于该不同晶体区域之边界上,以及其中该半导体膜具有10至75奈米之厚度。27.一种半导体装置,包含:提供于一多晶矽晶圆上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中该半导体膜之邻接的晶体区域被适当地且连续地彼此连接,以及其中该半导体膜具有10至75奈米之厚度。28.一种半导体装置,包含:提供于一基底上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中该通道形成区包含一种或多种元素,选自Ni,Fe,Co,Sn,Pd,Pb,Pt,Cu及Au之组为触媒元素以促进该半导体膜之结晶,而该触媒元素浓度不大于11017原子/cm3,以及其中该半导体膜具有10至75奈米之厚度。29.一种半导体装置,包含:提供于一基底上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中该通道形成区包含一种或多种元素选自Cl,F及Br构成之组,该元素浓度为11015至11020原子/cm3,以及其中该半导体膜具有10至75奈米之厚度。30.一种半导体装置,包含:提供于一基底上之一半导体膜,其包含一源极区,一汲极区及被提供于该源极区与该汲极区之间的通道形成区;以及提供邻接于该通道形成区之一闸极电极,以一闸极绝缘膜介于其间,其中介于该通道形成区与该闸极绝缘膜之间的一介面包含一种或多种元素选自Cl,F及Br构成之组,以及其中该半导体膜具有10至75奈米之厚度。31.如申请专利范围第19项之装置,其中该半导体膜具有15至45奈米之厚度。32.如申请专利范围第20项之装置,其中该半导体膜具有15至45奈米之厚度。33.如申请专利范围第21项之装置,其中该半导体膜具有15至45奈米之厚度。34.如申请专利范围第22项之装置,其中该半导体膜具有15至45奈米之厚度。35.如申请专利范围第23项之装置,其中该半导体膜具有15至45奈米之厚度。36.如申请专利范围第24项之装置,其中该半导体膜具有15至45奈米之厚度。37.如申请专利范围第25项之装置,其中该半导体膜具有15至45奈米之厚度。38.如申请专利范围第26项之装置,其中该半导体膜具有15至45奈米之厚度。39.如申请专利范围第27项之装置,其中该半导体膜具有15至45奈米之厚度。40.如申请专利范围第28项之装置,其中该半导体膜具有15至45奈米之厚度。41.如申请专利范围第29项之装置,其中该半导体膜具有15至45奈米之厚度。42.如申请专利范围第30项之装置,其中该半导体膜具有15至45奈米之厚度。43.如申请专利范围第22项之装置,其中该半导体膜被提供于一绝缘膜上,此绝缘膜被提供于该单晶矽晶圆上并具有0.5至5m之厚度。44.如申请专利范围第23项之装置,其中该半导体膜被提供于一绝缘膜上,此绝缘膜被提供于该单晶矽晶圆上并具有0.5至5m之厚度。45.如申请专利范围第24项之装置,其中该半导体膜被提供于一绝缘膜上,此绝缘膜被提供于该单晶矽晶圆上并具有0.5至5m之厚度。46.如申请专利范围第25项之装置,其中该半导体膜被提供于一绝缘膜上,此绝缘膜被提供于该单晶矽晶圆上并具有0.5至5m之厚度。47.如申请专利范围第26项之装置,其中该半导体膜被提供于一绝缘膜上,此绝缘膜被提供于该单晶矽晶圆上并具有0.5至5m之厚度。48.如申请专利范围第27项之装置,其中该半导体膜被提供于一绝缘膜上,此绝缘膜被提供于该单晶矽晶圆上并具有0.5至5m之厚度。49.如申请专利范围第19项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。50.如申请专利范围第20项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。51.如申请专利范围第21项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。52.如申请专利范围第22项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。53.如申请专利范围第23项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。54.如申请专利范围第24项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。55.如申请专利范围第25项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。56.如申请专利范围第26项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。57.如申请专利范围第27项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。58.如申请专利范围第28项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。59.如申请专利范围第29项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。60.如申请专利范围第30项之装置,其中该闸极绝缘膜具有不小于2奈米并小于80奈米之厚度。61.如申请专利范围第19项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。62.如申请专利范围第20项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。63.如申请专利范围第21项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。64.如申请专利范围第22项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。65.如申请专利范围第23项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。66.如申请专利范围第24项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。67.如申请专利范围第25项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。68.如申请专利范围第26项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。69.如申请专利范围第27项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。70.如申请专利范围第28项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。71.如申请专利范围第29项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。72.如申请专利范围第30项之装置,其中该装置为一种液晶装置,一种电发光装置或一种电气着色装置。73.如申请专利范围第19项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。74.如申请专利范围第20项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。75.如申请专利范围第21项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。76.如申请专利范围第22项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。77.如申请专利范围第23项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。78.如申请专利范围第24项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。79.如申请专利范围第25项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。80.如申请专利范围第26项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。81.如申请专利范围第27项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。82.如申请专利范围第28项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。83.如申请专利范围第29项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。84.如申请专利范围第30项之装置,其中该装置为一种摄影机,一种静止相机,一种头载显示器,一种汽车导航系统,一种个人电脑,一种携带式资讯终端机或一种系统显示。图式简单说明:第一图为系统显示器顶视图。第二图说明离子植入步骤。第三图说明本发明第二结构。第四图A及第四图B显示运算放大器及电路结构。第五图A至第五图E显示CMOS电路及图素TFT制造步骤。第六图A至第六图E显示CMOS电路及图素TFT制造步骤。第七图A至第七图D显示CMOS电路及图素TFT制造步骤。第八图显示独特结晶结构。第九图说明环振荡器之频率特性。第十图显示环振荡器之输出频谱。第十一图显示移位暂存器之输出脉波。第十二图显示频率与脉宽间关系。第十三图说明缩小定律。第十四图A及第十四图B说明图素区之构造。第十五图A及第十五图B显示CMOS电路之结构。第十六图A至第十六图E显示应用产品。第十七图A至第十七图D说明晶界之晶格状态。第十八图A至第十八图C显示一半导体装置之制造步骤。第十九图A至第十九图C显示一半导体装置之制造步骤。第二十图A至第二十图D显示一半导体装置之制造步骤。第二十一图A至第二十一图C显示一半导体装置之制造步骤。第二十二图A至第二十二图B显示一半导体装置之制造步骤。第二十三图显示离子植入步骤。第二十四图A至第二十四图C显示一半导体装置之制造步骤。第二十五图显示一图素区之结构。第二十六图A至第二十六图B为显示应用于反射式液晶显示器之半导体装置之顶视图与截面图。 |
