| 主权项 |
1.一种半导体装置,包括:互补式金属氧化物半导体电路,具有多个金属氧化物半导体场效电晶体,该多个金属氧化物半导体场效电晶体分别具有小于或等于0.5V之临界电压;井电压施加机构,用以施加井电压至该互补式金属氧化物半导体电路的该衆多金属氧化物半导体场效电晶体的每一金属氧化物半导体场效电晶体之井;供应电压施加机构,用以施加供应电压至互补式金属氧化物半导体电路;其中该供应电压施加机构会在井电压施加机构开始施加井电压之后,开始施加供应电压。2.如申请专利范围第1项之半导体装置,其中该互补式金属氧化物半导体电路的多个金属氧化物半导体场效电晶体之临界电压小于或等于0.35V。3.一种半导体装置,包括:互补式金属氧化物半导体电路,具有多个金属氧化物半导体场效电晶体,该多个金属氧化物半导体场效电晶体分别具有小于或等于0.5V之临界电压;电压转换电路,用以接收第一电压作为供应电压及将自该第一电压导出的第二电压作为井电压输出至该互补式金属氧化物半导体电路的多个金属氧化物半导体场效电晶体之每一金属氧化物半导体场效电晶体的井;及供应电压施加机构,用以将第三电压作为供应电压施加至互补式金属氧化物半导体电路;其中该供应电压施加机构会在该电压转换电路收到第一电压之后,开始施加第三电压至互补式金属氧化物半导体电路。4.如申请专利范围第3项之半导体装置,其中该电压转换电路及该互补式金属氧化物半导体电路系包含于相同的晶片上,且其中第一电压大于第三电压。5.如申请专利范围第4项之半导体装置,更包括电路区,该电路区包含该电压转换电路,其中该电路区包括复数个金属氧化物半导体场效电晶体,该复数个金属氧化物半导体场效电晶体个别的临界电压大于该互补式金属氧化物半导体电路中的多个MSOFET之临界电压。6.如申请专利范围第5项之半导体装置,其中该电路区包含晶片对晶片输入-输出介面电路。7.如申请专利范围第4项之半导体装置,更包括电路区,该电路区包含该电压转换电路,其中该电路区包含晶片对晶片输入-输出介面电路。8.如申请专利范围第3项之半导体装置,更包括电路区,该电路区包含该电压转换电路,其中该电路区包含复数个金属氧化物半导体场效电晶体,该复数个金属氧化物半导体场效电晶体的个别临界电压大于该互补式金属氧化物半导体电路中的多个别金属氧化物半导体场效电晶体之临界电压。9.如申请专利范围第3项之半导体装置,更包括电路区,该电路区包含该电压转换电路,其中该电路区包含晶片对晶片输入-输出介面电路。10.如申请专利范围第3项之半导体装置,其中该第三电压系2V或更低。11.如申请专利范围第3项之半导体装置,其中在电压转换电路开始施加井电压至互补式金属氧化物半导体电路之后,供应电压施加机构开始施加第三电压至互补式金属氧化物半导体电路。12.一种半导体装置,包括:固定电路,用以固定互补式金属氧化物半导体电路的井电位,该互补式金属氧化物半导体电路具有多个金属氧化物半导体场效电晶体,该多个金属氧化物半导体场效电晶体具有小于或等于0.5V之个别临界电压;及调变电路,根据该互补式金属氧化物半导体电路的输入讯号变化,藉由电容耦合以改变该多个金属氧化物半导体场效电晶体之井电位。13.如申请专利范围第12项之半导体装置,更包括更新电路,当该金属氧化物半导体场效电晶体处于浮动状态中时,用以更新该金属氧化物半导体场效电晶体的井电位至金属氧化物半导体场效电晶体的断开方向上的电位。14.一种半导体装置,包括:动态记忆胞,具有一金属氧化物半导体场效电晶体及电容器;及互补式金属氧化物半导体电路,具有多个金属氧化物半导体场效电晶体,该多个金属氧化物半导体场效电晶体具有小于或等于0.5V之个别临界电压;其中构成该互补式金属氧化物半导体电路的金属氧化物半导体场效电晶体之井电位会遭受脉冲变化;及其中该动态记忆胞的基底电压实际为DC供应电压。15.一种半导体装置,包括:静态记忆胞,以第一操作电压操作,该静态记忆胞包含具有第一临界电压之多个金属氧化物半导体场效电晶体;及互补式金属氧化物半导体电路,以低于该第一操作电压之第二操作电压操作,该互补式金属氧化物半导体电路包含多个具有小于该第一临界电压之第二临界电压之金属氧化物半导体场效电晶体;其中该互补式金属氧化物半导体电路中的金属氧化物半导体场效电晶体之井电位会遭受脉冲变化。16.一种半导体装置,包括:互补式金属氧化物半导体电路;备用控制电路;电压转换电路;其中该电压转换电路所产生的输出电压会被供应至该备用控制电路,且其中该备用控制电路会视该半导体装置的操作条件而使用该输出电压改变该互补式金属氧化物半导体电路的井电位;及电容器,具有大于该井的电容之电容,该电容器系连接至该电压转换电路的输出。17.一种操作半导体装置之方法,包括下述步骤:施加井电压至互补式金属氧化物半导体电路的多个金属氧化物半导体场效电晶体的井,该多个金属氧化物半导体场效电晶体具有小于或等于0.5V的个别临界电压;及在井电压施加机构开始施加井电压之后,施加电压至该互补式金属氧化物半导体电路。18.如申请专利范围第17项之操作半导体装置的方法,其中该互补式金属氧化物半导体电路的多个金属氧化物半导体场效电晶体之临界电压小于或等于0.35V。19.一种操作半导体装置之方法,包括下述步骤:输入第一电压至电压转换电路,及从其中输出导自该第一电压的第二电压至互补式金属氧化物半导体电路的多个金属氧化物半导体场效电晶体之井,其中多个金属氧化物半导体场效电晶体具有小于或等于0.5V之个别临界电压;及将第三电压作为供应电压施加至互补式金属氧化物半导体电路;其中施加第三电压至互补式金属氧化物半导体电路之步骤系在第一电压输入至电压转换电路之后开始的。20.如申请专利范围第19项之操作半导体装置的方法,其中该第一电压系大于该第三电压。21.如申请专利范围第19项之操作半导体装置的方法,其中施加至该互补式金属氧化物半导体电路的供应电压系2V或更低。22.如申请专利范围第19项之操作半导体装置的方法,其中施加第三电压至该互补式金属氧化物半导体电路之步骤系在该输出步骤开始施加第二电压至该互补式金属氧化物半导体电路的多个金属氧化物半导体场效电晶体之井之后才开始的。23.一种操作半导体装置的方法,包括下述步骤:固定具有多个金属氧化物半导体场效电晶体的互补式金属氧化物半导体电路之井电位,该多个金属氧化物半导体场效电晶体具有小于或等于0.5V之个别临界电压;及根据该互补式金属氧化物半导体电路的输入讯号之变化,以电容耦合改变该多个金属氧化物半导体场效电晶体的井电位。24.如申请专利范围第23项之操作半导体装置的方法,更包括更新步骤,当该金属氧化物半导体场效电晶体处理浮动状态中时,将该金属氧化物半导体场效电晶体的井电位更新至金属氧化物半导体场效电晶体的断开方向上的电位。25.一种操作半导体装置之方法,包括下述步骤:从电压转换电路供应输出电压至备用控制电路;及从该备用控制电路输出输出电压至互补式金属氧化物半导体电路,以视该半导体装置的操作条件而使用该输出电压改变互补式金属氧化物半导体电路的井电位;其中,电容大于该井的电容之电容器会连接至该电压转换电路的输出。图式简单说明:第一图显示根据本发明构成之CMOS半导体装置;第二图系用于第一图中所示的CMOS半导体装置之时序图;第三图系说明根据本发明揭示构成的CMOS LSI晶片;第四图系说明第三图之CMOS LSI晶片之剖面;第五图系说明根据本发明揭示构成之CMOS电路;第六图系用于第五图中所示之CMOS电路之时序图;第七图系说明第五图之电路的布局;第八图(a)系说明第七图中所示的布局之VIII-VIII剖面视图;第八图(b)系说明第五图之电路的另一布局之VIII'-VIII'剖面视图;第九图系说明根据本发明之电路副方块的选取及驱动;第十图(a)系说明线选取电路;第十图(b)系说明用于第十图(a)的电路操作之时序图;第十一图系显示根据本发明揭示构成的CMOS反相器;第十二图系用于第十一图中所示之CMOS反相器的时序图;第十三图系用于第十一图的电路之布局;第十四图系第十三图中所示之布局的XIV-XIV剖面视图;第十五图系显示第十一图中所示的电路图之修改;第十六图系显示第十一图的电路之另一修改;第十七图系显示应用发明至反相器串联之实施例;第十八图(a)系显示根据本发明揭示构成的PMOS NOR逻辑电路;第十八图(b)系显示根据本发明揭示构成的NMOS NOR逻辑电路;第十九图(a)系显示根据本发明揭示构成的NMOS NAND逻辑电路;第十九图(b)系显示另一NMOS NAND逻辑电路,于其中预充电的MOS FET会共用共同井。第十九图(c)系显示根据本发明揭示构成的PMOS NAND逻辑电路。第二十图(a)系显示仅使用高临界电压MOSFET之输入缓冲器;第二十图(b)系显示使用低临界电压MOSFET与高临界电压MOSFET作为切换开关之输入缓冲器;第二十一图(a)系显示根据本发明揭示构成的资料输出电路;第二十一图(b)系显示用于第二十一图(a)的电路之时序图;第二十二图(a)及第二十二图(b)系显示根据本发揭示所构成的井驱动电路;第二十三图系显示根据本发明之施加井电压的技术;第二十四图系显示传统的负电压电源供应电路;第二十五图系显示传统的升压电源供应电路;第二十六图系显示传统的步降电压电源供应电路;第二十七图系显示根据本发明揭示而构成的双电源供应晶片之配置;第二十八图系显示根据本发明揭示而构成的单电源供应晶片;第二十九图系显示根据本发明揭示而构成的另一单电源供应晶片;第三十图系显示根据本发明揭示而构成的双电源晶片之另一配置;及第三十一图系显示根据本发明揭示而构成之双电源供应晶片之内部电路。 |
