| 主权项 |
1.一种制造元件之方法,其包括:选择具有第一结晶晶格之第一单晶基质,及具有与第一结晶晶格不同之第二结晶晶格的第二单晶基质,其中该第二基质上至少有一层单晶元件形成;在第一基质之一上形成具有第一或第二基质结晶晶格以外之物质层,其中该物质层之厚度约1毫微米至约2毫微米;结合该物质层与第一或第二基质以外基质;并且去除第二基质,留下与第一单晶基质结合之元件层。2.根据申请专利范围第1项之方法,其中该第一单晶基质系矽基质,而该第二单晶基质系一种III-V基质单晶基质,其上形成至少一III-V层。3.根据申请专利范围第2项之方法,其中该III-V基质系一种磷化铟基质,而且至少III-V元件层之一系选自包括砷化铟镓与磷化铟。4.根据申请专利范围第2项之方法,其中该物质层系一III-V物质层。5.根据申请专利范围第4项之方法,其中该III-V物质外延生长在该矽基质上。6.根据申请专利范围第1项之方法,其中藉将该物质层压在结晶晶格与该物质层结晶晶格配合之第一或第二基质以外基质表面上,使该物质层与第一或第二基质以外基质结合。7.根据申请专利范围第6项之方法,其中在一个实质上不含氧气氛下,于约450℃至约700℃范围内将该物质层结合在第一或第二基质以外基质表面。8.根据申请专利范围第1项之方法,其中于至少一层元件层与该第一基质结合之前,自该至少一层去除该第二基质。9.根据申请专利范围第1项之方法,其中在第二基质上形成一蚀刻中止层,并在该蚀刻中止层形成至少一层元件层。10.根据申请专利范围第1项之方法,其中该蚀刻中止层系选自包括砷化铟镓层与砷铟铝层。11.根据申请专利范围第8项之方法,其包括:在至少一元件层上形成一扩散阻挡层;在该扩散阻挡层上形成一金层;及于自该基质至少一层上去除该第二基质之前结合矽基质与该金层。12.根据申请专利范围第11项之方法,其中与该金层结合之矽基质表面具有非平面构造。13.根据申请专利范围第6项之方法,其中使用兆德瓦耳士力以一足以使该表面保持在一起之力量将两个表面压在一起,并以蚀刻去除第二基质主体。14.根据申请专利范围第13项之方法,其中该第一单晶基质系一矽基质,而该第二单晶基质系一III-V单晶基质,其上形成至少两层III-V层,其中一层阻挡该III-V基质之蚀刻进行到该第二III-V层。图式简单说明:第一图图示光检波器元件之习用结构。第二图系本发明所形成之元件剖面示意图。第三图系本发明具体实例之一所形成之中间产物结构剖面示意图。 |
