发明名称 嵌入式非挥发性记忆体积体电路中的电容器制作
摘要 本案系为一种可避免嵌入式非挥发性记忆体制作过程中电容器底部电极上金属矽化物剥落的改良制造方法。本改良方法的主要特征之一是其第二层复晶矽可被制作成两种不同的结构:部份的第二层复晶矽上方覆盖有金属矽化物,可作为分闸式或叠闸式非挥发性记忆体的控制闸;而另一部份的第二层复晶矽则无金属矽化物覆盖于其上方,用以作为电容器的底电极板(顶电极板则由第三层复晶矽所构成)。用此方法所制作之电容器,其介电层与底层复晶矽之间没有金属矽化物存在,故不会有因材质特性不匹配导致介电层剥离之现象发生。本改良方法的另一特征是第三层复晶矽蚀刻过之后才进行第二层复晶矽的蚀刻,可使金属矽化物层可以选择性的形成于第二层复晶矽上所需部份。
申请公布号 TW405264 申请公布日期 2000.09.11
申请号 TW087117431 申请日期 1998.10.21
申请人 华邦电子股份有限公司 发明人 吕英敏;吕联沂
分类号 H01L27/115 主分类号 H01L27/115
代理机构 代理人 蔡清福 台北巿忠孝东路一段一七六号九楼
主权项 1.一种制造嵌入式记忆体的积体电路制程,其包含下列步骤:于一基板上形成一第二复晶矽层;于该第二复晶矽层上形成一电容器介电层;于该电容器介电层上形成一第三复晶矽层;于该第三复晶矽层上形成一第三复晶矽层光阻层并将其图案化;利用该第三复晶矽层光阻层进行该第三复晶矽层蚀刻;对该电容器介电层进行蚀刻以移除未被该第三复晶矽层所覆盖之该电容器介电层部份;移除该第三复晶矽层光阻层并清除乾净;于未被该第三复晶矽层所覆盖之该第二复晶矽层顶端与该第三复晶矽层上形成一金属矽化物层;于覆盖未被该第三复晶矽层所覆盖之该第二复晶矽层的该金属矽化物层及该第三复晶矽层之一部份上形成一第二复晶矽层光阻层并图案化;以一非等向性蚀刻将该金属矽化物层及未被该第二复晶矽层光阻层所覆盖之第二复晶矽层部份移除,以便将第二复晶矽层分离成为二个间隔部份;以及移除该第二复晶矽层的光阻层并清除乾净;而未被该第三复晶矽层所覆盖之该第二复晶矽层的部份作为该嵌入式记忆体单元的控制闸极,而被该第三复晶矽层所覆盖之该第二复晶矽层的部份作为一电容器之底电极板。2.如申请专利范围第1项所述之制程,其中该第三复晶矽层系作为该电容器之顶电极板。3.如申请专利范围第1项所述之制程,其中于该基板上形成该第二复晶矽层之步骤包括对该第二复晶矽层之掺杂或植入的步骤。4.如申请专利范围第1项所述之制程,其中该电容器介电层之厚度约为100A至1000A。5.如申请专利范围第1项所述之制程,其中该电容器介电层系由氧化物,氧化物/氮化物/氧化物复合物,或是氮化物/氧化物/氮化物复合物所组成。6.如申请专利范围第1项所述之制程,其中该电容器介电层系由沉积法或热生长法所形成。7.如申请专利范围第1项所述之制程,其中于该电容器介电层上形成该第三复晶矽层之步骤包括对该第三复晶矽层之掺杂或植入的步骤。8.如申请专利范围第1项所述之制程,其中将该第二复晶矽层光阻层图案化以覆盖该第三复晶矽层的适当部份,以便让该底电极板的一部份不被该第三复晶矽层覆盖,所作为该底电极板之金属接触区域。9.一种嵌入式记忆体单元,包含一记忆体单元及一嵌入式电容器,其中:该记忆体单元包含一第二复晶矽层,该第二复晶矽层上覆盖一金属矽化物层;以及该嵌入式电容器,其包含:一底电极板,由该第二复晶矽层所形成;一电容器介电层;以及一顶电极板,由一第三复晶矽层所形成。10.如申请专利范围第9项所述之嵌入式记忆体单元,其中该第三复晶矽层系在该第二复晶矽层图案化之前先行图案化。11.如申请专利范围第9项所述之嵌入式记忆体单元,系由包含下列步骤之方法所形成:于一基板上形成一第二复晶矽层;于该第二复晶矽层上形成一电容器介电层;于该电容器介电层上形成一第三复晶矽层;于该第三复晶矽层上形成一第三复晶矽层光阻层并将其图案化;利用该第三复晶矽层光阻层进行该第三复晶矽层蚀刻;对该电容器介电层进行蚀刻以移除未被该第三复晶矽层所覆盖之该电容器介电层部份;移除该第三复晶矽层光阻层并清除乾净;于未被该第三复晶矽层所覆盖之该第二复晶矽层顶端与该第三复晶矽层上形成一金属矽化物层;于覆盖未被该第三复晶矽层所覆盖之该第二复晶矽层的金属矽化物层及该第三复晶矽层之一部份上形成一第二复晶矽层光阻层并图案化;以一非等向性蚀刻将该金属矽化物层及未被该第二复晶矽层光阻层所覆盖之第二复晶矽层移除,以便将第二复晶矽层分离成为二个间隔部份;以及移除该第二复晶矽层的光阻层并清除乾净;其中未被该第三复晶矽层所覆盖之该第二复晶矽层的部份作为该嵌入式记忆体单元的控制闸极,而被该第三复晶矽层所覆盖之该第二复晶矽层的部份作为一嵌入式电容器之底电极板。12.如申请专利范围第11项所述之嵌入式记忆体单元,其中该第三复晶矽层系作为该嵌入式电容器之顶电极板。13.如申请专利范围第11项所述之嵌入式记忆体单元,其中于该基板上形成该第二复晶矽层之步骤包括对该第二复晶矽层之掺杂或植入的步骤。14.如申请专利范围第11项所述之嵌入式记忆体单元,其中该电容器介电层之厚度约为100A至1000A。15.如申请专利范围第11项所述之嵌入式记忆体单元,其中该电容器介电层系由氧化物,氧化物/氮化物/氧化物复合物,或是氮化物/氧化物/氮化物复合物所组成。16.如申请专利范围第11项所述之嵌入式记忆体单元,其中该电容器介电层系由沉积法或热生长法所形成。17.如申请专利范围第11项所述之嵌入式记忆体单元,其中于该电容器介电层上形成该第三复晶矽层之步骤中包括对该第三复晶矽层之掺杂或植入的步骤。18.如申请专利范围第11项所述之嵌入式记忆体单元,其中该第二复晶矽层光阻层图案化以覆盖该第三复晶矽层的适当部份,让该底电极板的一部份不被该第三复晶矽层覆盖,以作为底电极板之接触。
地址 新竹科学园区研新三路四号