| 主权项 |
1.一种半导体元件之制造方法,至少包含下列步骤:提供一半导体元件,其具有一半导体基底;依序形成一垫氧化层、一垫多晶矽层与第一介电质层,于该半导体基底表面上方;形成一光阻层于该第一介电质层上方;利用该光阻层为光罩,蚀刻该第一介电质层、垫多晶矽层、垫氧化层与该半导体基底,用以形成一隔离区;沉积一第二介电质层于该半导体基底上方与该隔离区之内部;利用化学机械研磨法及氧化物回蚀方式,使该第二介电质层之高度低于半导体基底表面;沉积一第三介电质层于该半导体基底上方与该隔离区之内部,利用平坦化的方式移除该第三介电质层与第一介电质层,且其该第三介电质层之高度约与半导体基底表面之高度相等;蚀刻该垫多晶矽层与垫氧化层;及形成一闸氧化层于半导体基底表面上方。2.如申请专利范围第1项所述之半导体元件制造方法,其中上述之第一介电材料至少包含氮化矽。3.如申请专利范围第1项所述之半导体元件制造方法,其中上述之第二介电材料至少包含二氧化矽。4.如申请专利范围第1项所述之半导体元件制造方法,其中上述之第三介电材料至少包含氮化矽。5.如申请专利范围第1项所述之半导体元件制造方法,其中上述之闸氧化层至少包含二氧化矽。6.如申请专利范围第1项所述之半导体元件制造方法,其中上述之隔离区至少包含二氧化矽与氮化矽。7.如申请专利范围第6项所述之半导体元件制造方法,其中上述之隔离区内氮化矽层沉积于二氧化矽层上方。8.如申请专利范围第1项所述之半导体元件制造方法,其中上述之第二介电质层平坦化方法,系为化学机械研磨法或蚀刻法制得。9.如申请专利范围第1项所述之半导体元件制造方法,其中上述之第三介电质层平坦化方法,系为化学机械研磨法。10.一种半导体元件之制造方法,至少包含下列步骤:提供一半导体元件,其具有一矽底材;依序形成一垫氧化层、一垫多晶矽层与第一氮化矽层于该矽底材表面上方;形成一光阻层于该第一氮化矽层上方;利用该光阻层为光罩,蚀刻该第一氮化矽层、垫多晶矽层、垫氧化层与该矽底材,用以形成一浅沟槽隔离区;沉积一第一二氧化矽层于该矽底材上方与该浅沟槽隔离区之内部;利用化学机械研磨法及氧化物回蚀方式,使该第一二氧化矽层之高度低于矽底材表面;沉积一第二氮化矽层于该矽底材上方与该浅沟槽隔离区之内部,利用化学机械研磨法平坦化的方式移除部分该第二氮化矽层与第一氮化矽层,且其该第二氮化矽层之高度约与矽底材表面之高度相等;利用非等向性蚀刻方式蚀刻该垫多晶矽层与垫氧化层;依序形成一闸氧化层与多晶矽层于该矽底材表面上方;利用非等向性蚀刻方式蚀刻多晶矽层,且该多晶矽层系用以作为半导体元件之闸极结构;形成一浅掺杂汲极于该浅沟槽隔离区与闸极之间;形成一第三氮化矽层于该浅沟槽隔离区、浅掺杂汲极上方与闸极周围;利用非等向性蚀刻方式将该第三氮化矽层蚀刻,用以形成该闸极侧壁之间隙壁;形成一重掺杂(heavy doping)于该浅掺杂汲极与浅沟槽隔离区之间,用以作为该该半导体元件之源/汲极;及形成一内层介电材料(inter-layer dielectrics)于矽底材上方,且该闸极间隙壁与浅沟槽隔离区之间蚀刻一接触窗。11. 如申请专利范围第10项所述之半导体元件,其中上述闸氧化层系可为热氧化法制得。12. 如申请专利范围第10项所述之半导体元件,其中上述之第三氮化矽层系可为化学气相沉积法制得。13.如申请专利范围第10项所述之半导体元件,其中上述之间隙壁系为非等向性蚀刻(anisotropic etch)方式制得。14. 如申请专利范围第10项所述之半导体元件,其中上述之一内层介电材料(inter-layer dielectrics)系可为化学气相沉积法制得。 |
