| 主权项 |
1.一种闸极接面导电结构的制造方法,包括:提供一基底,该基底上至少具有一闸极,该闸极中具有一暴露之矽导电层;于该基底与该闸极上覆盖一绝缘层;去除部分该绝缘层,直到暴露出该矽导电层;进行一选择性矽沉积制程,于该矽导电层上形成一矽层,且该矽层之面积略大于该矽导电层之面积;以及使该矽层转变成一矽化金属层。2.如申请专利范围第1项所述之制造方法,其中该矽导电层包括复晶矽层。3.如申请专利范围第1项所述之制造方法,其中该绝缘层包括氧化矽层。4.如申请专利范围第1项所述之制造方法,其中该选择性矽沉积制程系只在该矽导电层上沉积,不会在该绝缘层上沉积。5.如申请专利范围第1项所述之制造方法,其中使该矽层转变成一矽化金属层的方法包括自行对准金属矽化物制程。6.如申请专利范围第1项所述之制造方法,其中该矽化金属层包括矽化钛层。7.如申请专利范围第1项所述之制造方法,其中该矽化金属层包括矽化钴层。8.一种半导体元件的制造方法,包括:提供一矽基底,该矽基底上至少具有一闸极,其中该闸极中具有一暴露之矽导电层,于该矽导电层之侧壁具有一间隙壁,并且于该闸极两侧之矽基底中具有一源极/汲极区;于该矽基底与该闸极上覆盖一绝缘层;去除部分该绝缘层,直到暴露出该矽导电层;进行一选择性矽沉积制程,于该矽导电层上形成一矽层,且该矽层之面积略大于该矽导电层之面积;以该矽层为罩幕,去除部分该绝缘层,以暴露出该源极/汲极区,且在该间隙壁之外壁上形成一外间隙壁,该外间隙壁覆盖部分该源极/汲极区;以及进行一自行对准金属矽化物制程,使该矽层及该源极/汲极区表面转变成一矽化金属层。9.如申请专利范围第8项所述之制造方法,其中该矽导电层包括复晶矽层。10.如申请专利范围第8项所述之制造方法,其中该绝缘层包括氧化矽层。11.如申请专利范围第8项所述之制造方法,其中去除部分该绝缘层的方法包括化学机械研磨法。12.如申请专利范围第8项所述之制造方法,其中进行该选择性矽沉积制程系只在该矽导电层上沉积,不会在该绝缘层上沉积。13.如申请专利范围第8项所述之制造方法,其中该矽化金属层包括矽化钛层。14.如申请专利范围第8项所述之制造方法,其中该矽化金属层包括矽化钴层。15.一种闸极接面导电结构的制造方法,包括:提供一闸极,该闸极至少包括一暴露之矽导电层;进行一选择性矽沉积制程,于该矽导电层上形成一矽层;以及使该矽层转变成一矽化金属层。16.如申请专利范围第15项所述之制造方法,其中该矽导电层包括复晶矽层。17.如申请专利范围第15项所述之制造方法,其中该矽层之面积略大于该矽导电层之面积。18.如申请专利范围第15项所法之制造方法,其中使该矽层转变成一矽化金属层的方法包括准金属矽化物制程。图式简单说明:第一图A至第一图F是依照本发明一较佳实施例之制程剖面示意图。 |
