| 主权项 |
1.一种半导体装置,具有:形成有开关用电晶体之基体,及形成于上述基体上之第1导电膜,及形成于上述第1导电膜上之绝缘膜之开口部底部之扩散防止膜,及自上述扩散防止膜上而延伸于上述开口部之侧部地予以形成,与上述扩散防止层自己整合地予以形成之备有第1电极之电容器而构成为其特征者。2.如申请专利范围第1项所述之半导体装置,其中上述电容器之绝缘膜系由钙钛矿型氧化物所成者。3.如申请专利范围第2项所述之半导体装置,其中上述钙钛矿型氧化物为钛酸锶钡,钛酸锶,钛酸钡,钛酸锆酸铅,钛酸锆酸钡铅之其中之一者。4.如申请专利范围第1项所述之半导体装置,其中上述电容器之绝缘膜系五氧化钽者。5.如申请专利范围第1项所述之半导体装置,其中上述扩散防止膜系至少具有Ti,Ta,TiN,AlxTi1-xN,Ru中之一层者。6.一种半导体装置,具有:形成有开关用电晶体之基体,及形成于上述基体上之具有第1之开口部之第1绝缘膜,及设于上述第1开口部内,电气的连接于上述电晶体之扩散层之第1导电膜,及形成于上述第1绝缘膜上,备有第2之开口部之第2绝缘膜,及形成于上述第2之开口部底部之扩散防止膜,以及自上述扩散防止膜上到上述第2之开口部之侧面地予以设置,备有其侧面乃实质上与上述扩散防止膜同一地被图样形成之第1电极膜之电容器,而构成为其特征者。7.如申请专利范围第6项所述之半导体装置,其中上述第2开口部底面之上述第1电极之膜厚乃,比设于上述第2开口部之上述第1电极之膜厚较厚者。8.一种半导体装置之制造方法,具有:于形成有电晶体之基板上形成扩散防止膜之过程,及于上述扩散防止膜上形成第2之膜之过程,及对于上述扩散防止膜及上述第2之膜施予图样形成之过程,及在于没有形成上述扩散防止膜及上述第2膜之领域上,形成绝缘膜,而在上述绝缘膜之开口部设置上述扩散防止膜及上述第2之膜之过程,及去除上述第2之膜之过程,以及自上述开口部之上述扩散防止膜上至上述开口部侧壁为止地形成第1之电极膜,以资形成备有上述第1之电极膜之电容器之过程,而构成为其特征者。9.如申请专利范围第8项所述之半导体装置之制造方法,其中上述第2之膜系W,Si3N4.Si其中之一者。10.如申请专利范围第8项所述之半导体装置之制造方法,其中对于上述扩散防止膜及上述第2之膜施予图样形成之过程系使用同一遮蔽罩来实施图样形成者。11.如申请专利范围第8项所述之半导体装置之制造方法,其中对于上述扩散防止膜及上述第2之膜施予图样形成之过程乃,上述扩散防止膜系使用氮化钛膜,上述第2之膜系钨,且蚀刻气体系使用SF6,以资连续的对上述第2之膜及上述扩散防止膜实施蚀刻之过程者。12.如申请专利范围第8项所述之半导体装置之制造方法,其中对于上述扩散防止膜及上述第2之膜施予图样形成之过程乃,上述扩散防止膜系氮化钛膜,上述第2之膜系氮化矽膜,而使用NF3与He或O2之混合气体为蚀刻气体以蚀刻加工上述氮化矽膜之后,使用SF6为蚀刻气体而对于上述氮化钛膜施予蚀刻加工者。13.如申请专利范围第8项所述之半导体装置之制造方法,其中对于上述扩散防止膜及上述第2之膜施予图样形成之过程乃,上述扩散防止膜系氮化钛膜,上述第2之膜系多晶矽膜,而使用SF6为蚀刻气体以资连续的对于上述多晶矽膜及上述氮化钛膜施予蚀刻加工者。14.如申请专利范围第8项所述之半导体装置之制造方法,其中上述电容器之绝缘膜系形成于,形成于上述侧部之第1电极膜之两面者。15.一种半导体装置之制造方法,具有:在于形成了电晶体之基板上,形成在开口部埋入了第1之导电膜之第1之绝缘膜之过程,及在上述第1之导电膜上,形成扩散防止膜及第1电极膜之过程,及在上述第1之电极膜上形成规定之图样之第2之膜之过程,及以上述第2之膜做为遮蔽罩以资对上述第1电极膜及上述扩散防止膜施予图样形成之过程,及使上述第2之膜,上述第1之电极膜及上述扩散防止膜之设置在第2开口部内地,在上述第1之绝缘膜上,形成具有上述第2之开口部之上述第2之绝缘膜之过程,及将上述第2之膜予以蚀刻去除之过程,及在上述第2之开口部侧部形成第1之电极膜之过程,以及在上述第1电极膜上,形成第3之绝缘膜,第2之电极膜,以资形成电容器之过程,而成为其特征者。16.如申请专利范围第15项所述之半导体装置之制造方法,其中形成上述第2之绝缘膜之过程乃,对于形成有上述第2之膜,上述第1之电极膜及上述扩散防止膜之上述第1绝缘膜上,形成上述第2之绝缘膜之后,研磨上述第2之绝缘膜,而使上述第2之膜,上述第1之电极膜及上述扩散防止膜之能设置于第2绝缘膜之第2开口部内之过程者。17.如申请专利范围第15项所述之半导体装置之制造方法,其中上述第2之膜之上端部系,以上述第2之膜为遮蔽罩而施予蚀刻,上述第2之绝缘膜即藉由研磨而去除到该上述被蚀刻之上端部之高度为止者。18.如申请专利范围第15项所述之半导体装置之制造方法,其中上述第2之开口部系被复数地予以形成,上述第1之电极即各个上述第2之开口部地予以个别分离形成者。19.如申请专利范围第15项所述之半导体装置之制造方法,其中上述第3之绝缘膜乃形成于,被形成于上述侧部之第1之电极膜之两面者。20.一种半导体装置之制造方法,具有:在基板上形成,具有:对于存储器垫部填充了导电膜之第1之开口部,对于周边电路部填充有导电膜之第2之开口部之第1之绝缘膜之过程,及在上述第1之绝缘膜上形成扩散防止膜及第1之电极膜之过程,及在上述第1之电极膜上形成规定之图样之第2之导电膜之过程,及以上述第2之导电膜为遮蔽罩而,以上述第1之开口部上及上述第2之开口部上,能有上述扩散防止膜及上述第1之电极膜之留存地施予图样形成之过程,及在第3之开口部设置上述第1之开口部上之上述第2之导电膜及上述扩散防止膜及上述之第1之电极膜,以及在第4之开口部上设置上述第2之开口部上之上述第2之导电膜,上述扩散防止膜及上述第1之电极膜地,形成具有上述第3及第4开口部之第2之绝缘膜之过程,及留存上述第4之开口部内之上述第2之导电膜,而对上述第3之开口部内之上述第2之导电膜施予蚀刻去除之过程,及在上述第3之开口部内之侧面形成第1之电极膜之过程,及在上述第1之电极膜上,叠层形成第3之绝缘膜,第2之电极膜之过程,而成为其特征者。21.如申请专利范围第20项所述之半导体装置之制造方法,其中于形成上述第1之绝缘膜之过程之后,形成上述扩散防止膜之过程之前,具有形成第3之膜之过程前。22.一种半导体装置之制造方法,具有:在基体上形成,具有:在存储器部填充导电膜之第1之开口部,在周边电路部填充有导电膜之第2之开口部之第1之绝缘膜之过程,及在上述第1之绝缘膜上,形成扩散防止膜之过程,及在上述扩散防止膜上,形成规定之图样之第2之导电膜之过程,及以上述第2之导电膜为遮蔽罩而于上述第1之开口部上及上述第2之开口部上能留存上述扩散防止膜地施予图样形成之过程,及令上述第1开口部上之上述第2之导电膜,上述扩散防止膜之能设置于第3之开口部上地,以及令上述第2之开口部上之上述第2之导电膜及上述扩散防止膜之能设于第4之开口部地,形成具有上述第3及第4之开口部之第2之绝缘膜之过程,及留存上述第4之开口部内之上述第2之导电膜,而对于上述第3之开口部内之上述第2之导电膜施予蚀刻去除之过程,及在上述第3之开口部内之底部及侧部形成第1之电极膜之过程,以及将上述第1之电极膜上叠层形成第3之绝缘膜,第2之电极膜之过程而成,为其特征者。23.如申请专利范围第22项所述之半导体装置之制造方法,其中于形成上述第1之绝缘膜之过程之后,形成上述扩散防止膜之过程之前,具有形成第3之膜之过程者。24.一种半导体装置之制造方法,具有:在形成有电晶体之基体上,形成具有开口部之第1之绝缘膜之过程,及在上述第1之开口部内埋入第1之导电膜之过程,及在上述第1之导电膜上,形成扩散防止膜及白金膜之过程,及在上述白金膜上形成规定之图样之第2之膜之过程,及以上述第2之膜为遮蔽罩而对上述白金膜及上述扩散防止膜施予图样形成之过程,及使上述第2之膜,上述白金膜及上述扩散防止膜之能设于第2之绝缘膜之第2之开口部内地,在上述第2之绝缘膜上形成上述第2之绝缘膜之过程,及对于上述第2之膜施予蚀刻去除之过程,及在上述第2之开口部上形成白金膜之过程,以及在上述白金膜上,形成第3之绝缘膜,第2之电极膜,以资形成电容器之过程,而成为其特征者。25.如申请专利范围第24项所述之半导体装置之制造方法,其中在上述第2之开口部侧部形成白金膜之过程系,以无电解电镀来实施者。26.如申请专利范围第25项所述之半导体装置之制造方法,其中在上述第2之开口部侧部形成白金膜之过程乃,以上述第2之膜为遮蔽罩而实施上述白金膜来实施蚀刻时,以附着于上述第2之膜之侧壁之白金为种层而以上述无电解电镀法而予以形成者。27.如申请专利范围第24项所述之半导体装置之制造方法,其中上述第2之开口部系复数个地予以设置,上述白金膜系在上述开口部间之上述第2之绝缘膜上亦形成有上述白金膜上,而后将上述第2之绝缘膜上之上述白金膜予以蚀刻去除而每一上述开口部地予以分离上述白金膜者。28.一种半导体装置,具有:形成有开关用电晶体之基体,及形成于上述基体上之第1导电膜,及形成于上述第1之导电膜上之绝缘膜之开口部底部之扩散防止膜,及自上述扩散膜上,延伸于上述开口部之侧部地予以形成,具有接触于露出于上述扩散防止膜之上面及上述开口部之侧部之上述绝缘膜之第1之电极,而成为其特征者。29.如申请专利范围第28项所述之半导体装置,其中上述电容器之绝缘膜系由钙钛矿型氧化物所成者。30.如申请专利范围第29项所述之半导体装置,其中上述钙钛矿型氧化物系,钛酸锶钡,钛酸锶,钛酸钡,钛酸锆酸铅,钛酸锆酸钡铅,其中之一者。31.如申请专利范围第29项所述之半导体装置,其中上述电容器之绝缘膜系五氧化钽者。32.如申请专利范围第28项所述之半导体装置,其中上述扩散防止膜乃具有Ti,Ta,TiN,AlxTi1-xN,Ru中之至少一层者。33.一种半导体装置,具有:形成有开关用电晶体之基体,及形成于上述基体上之具有第1之开口部之第1之绝缘膜,及设置于上述第1之开口部内,电气的连接于上述电晶体之扩散层之第1之导电膜,及形成于上述第1之绝缘膜上,具有第2之开口部之第2之绝缘膜,及形成于上述第2之开口部底部之扩散防止膜,以及自上述扩散防止膜上至上述第2之开口部之侧面地予以设置,具有与上述扩散防止膜所接触之底部之水平方向之面积及外周乃实质上与上述扩散防止膜之水平方向之面积及外周同一之第1之电极之电容器而成,为其特征者。34.一种半导体装置,具有:形成有开关有电晶体之基体,及形成于上述基体上之具有第1之开口部之第1之绝缘层,及设于上述第1之开口部内,电气的连接于上述电晶体之扩散层之第1之导电膜,及形成于上述第1之绝缘膜上,具有第2之开口部之第2之绝缘膜,及形成于上述第2之开口部底部之扩散防止膜,及自上述扩散防止膜到上述第2之开口部之侧面为止地予以设置,具有其侧面之实质的与上述扩散防止膜同一地被图样形成之第1之电极之电容器,以及上述第2之开部底面之上述第1之电极之膜厚系与设于上述第2之开口部之侧面之上述第1之电极之膜厚相比较时较厚为其特征者。35.一种半导体装置,具有:形成于开关用电晶体之基体,及形成于上述基体上之第1之导电膜,及形成于上述第1之导电膜上之绝缘膜之开口部之扩散防止膜,及具有自上述扩散防止膜上到上述开口部之侧部地被延伸形成,与上述扩散防止膜自己整合地被形成之第1之电极之电容器,以及上述开口部底部之上述第1之电极之膜厚系与设置于上述开口部之侧部之上述第1之电极之膜相比较较厚为其特征者。图式简单说明:第一图系本发明之半导体装置之断面图。第二图系本发明之实施例1之半导体装置之制造过程之第1之断面图。第三图系本发明之实施例1之半导体装置之制造过程之第2之断面图。第四图系本发明之实施例1之半导体装置之制造过程之第3之断面图。第五图系本发明之实施例1之半导体装置之制造过程之第4之断面图。第六图系本发明之实施例1之半导体装置之制造过程之第5之断面图。第七图系本发明之实施例1之半导体装置之制造过程之第6之断面图。第八图系本发明之实施例1之半导体装置之制造过程之第7之断面图。第九图系本发明之实施例1之半导体装置之制造过程之第8之断面图。第十图系本发明之实施例2之半导体装置之制造过程之第1之断面图。第十一图系本发明之实施例2之半导体装置之制造过程之第2之断面图。第十二图系本发明之实施例2之半导体装置之制造过程之第3之断面图。第十三图系本发明之实施例2之半导体装置之制造过程之第4之断面图。第十四图系本发明之实施例3之半导体装置之制造过程之第1之断面图。第十五图系本发明之实施例3之半导体装置之制造过程之第2之断面图。第十六图系本发明之实施例3之半导体装置之制造过程之第3之断面图。第十七图系本发明之实施例3之半导体装置之制造过程之第4之断面图。第十八图系本发明之实施例3之半导体装置之制造过程之第5之断面图。第十九图系本发明之实施例3之半导体装置之制造过程之第6之断面图。第二十图系以往之半导体装置之断面图。第二十一图系说明以往之半导体装置之问题点之图面。第二十二图系本发明之存储器阵列部及邻接于它之周边电路之各一部份要部断面图。第二十三图系本发明之存储器单元之与周边电路之各一部份之平面图。第二十四图系本发明之存储器单元之与周边电路之各一部份之电路图。第二十五图系以往之半导体装置之断面图。第二十六图系说明以往之半导体装置之问题点之图面。第二十七图系表示本发明之实施例4之半导体装置之制造过程之第1之断面图。第二十八图系表示本发明之实施例4之半导体装置之制造过程之第2之断面图。第二十九图系表示本发明之实施例4之半导体装置之制造过程之第3之断面图。第三十图系表示本发明之实施例4之半导体装置之制造过程之第4之断面图。第三十一图系表示本发明之实施例4之半导体装置之制造过程之断面图。第三十二图系表示本发明之实施例2之半导体装置之制造过程之断面图。 |
