| 主权项 |
1.一种供资料网路介面用之积体多埠网路交换器,以允许在耦接到该资料网路之多数远地站台中作资料通讯,该交换器具有逻辑晶片,包含:多数埠以传送资料框至该资料网路,并从该资料网路接收资料框;媒体存取控制(MAC)电路以控制各该埠之资料框流动,该MAC电路以分时方式共同耦接到各该埠。2.如申请专利范围第1项之积体多埠网路交换器,其中该MAC电路系中央式位于该晶片上。3.如申请专利范围第1项之积体多埠网路交换器,其中该MAC电路包含:逻辑电路装置,以执行媒体存取功能,及状态记忆体装置,以储存该多数埠之媒体存取状态。4.如申请专利范围第3项之积体多埠网路交换器,其中该媒体存取功能包含资料传送、资料接收与资料碰撞协调。5.如申请专利范围第3项之积体多埠网路交换器,更包含:在各埠之至少一输入接收先入先出(FIFO)缓冲器,以暂时在各埠保存接收自网路之资料框,与在各埠之至少一传送FIFO缓冲器,以便于各埠暂时保存要传送到网路之资料框,各该FIFO缓冲器耦接到该逻辑电路装置。6.如申请专利范围第5项之积体多埠网路交换器,其中该开关包括与各远地网路站台结合之多数交换器收发器,而该晶片更包含:分时多工/解多工收发器介面,耦接在该逻辑电路装置与该多数交换器收发器之间。7.如申请专利范围第6项之积体多埠网路交换器,其中至少一该交换器收发器包含多工/解多工装置,以分时方式作多数该远地站台之资料通讯。8.如申请专利范围第6项之积体多埠网路交换器,其中该状态记忆体装置包含:资料储存区,将其具有之部分分别配给表示各该埠目前状态之资料;耦接到该资料储存区之输出暂存器,以从其接收储存资料,此储存资料表示该等埠之其中之一埠之第一指定之状态,该输出暂存器耦接到该逻辑电路装置以输出资料至该逻辑电路装置;耦接到该逻辑电路装置之输入暂存器,以从其接收资料,此资料表示该等埠之其中之一埠之第二指定之状态,该输入暂存器耦接到该资料储存区以输入资料至该资料储存区;及存取装置,以存取循序时脉级之该资料储存部分。9.如申请专利范围第8项之积体多埠网路交换器,其中该资料储存区部分由交换器埠位址所识别,而该存取装置包含:计数器,反应时脉信号并连接到该输出暂存器以循序地供给一埠位址,以便从对应之资料储存区部分撷取资料;及延迟装置,连接在该计数器与该输入暂存器之间藉由至少一时脉级而延迟应用该计数器供给之埠位址;藉此从该逻辑电路装置接收计数器供给埠位址之更新媒体存取状态资料,并施加到对应资料储存部分。10.如申请专利范围第9项之积体多埠网路交换器,其中该逻辑电路装置包含暂存器具有:第一输入,从该输出暂存器接收资料,与第二输入,从该收发器介面接收资料。11.一种耦接到资料网路之多埠积体网路交换器之多数埠中控制媒体存取之方法,允许在连接到该资料网路之多数远地站台中作资料通讯,该方法包含以下步骤:从共用资料储存状态记忆体循序读取各埠之存取状态;于各该循序读取步骤中,在对应埠执行资料通讯存取功能以反应接收自收发器介面之资料,该介面耦接到该埠;及于各该执行步骤中,更新该共用资料储存状态记忆体。12.如申请专利范围第11项之方法,其中该执行步骤包含处理该读取步骤中读取之资料,与处理接收自逻辑电路中该介面之资料,该介面为所有该埠共用;及在该共用逻辑电路中产生该埠之新的状态资料。13.如申请专利范围第12项之方法,其中该循序读取步骤包含定址该共用资料储存状态记忆体以反应时脉计数器之输出,而该更新步骤包含:延迟该时脉计数器输出;定址该共用资料储存状态记忆体以反应该延迟时脉计数器输出;及在该定址步骤中将该新状态资料写入位址中之记忆体。14.如申请专利范围第12项之方法,其中该执行步骤包含将储存在该埠传送缓冲器中之资料传送至资料网路。15.如申请专利范围第12项之方法,其中该执行步骤包含在该埠之接收缓冲器从该网路接收资料。16.如申请专利范围第12项之方法,其中该执行步骤包含在该埠协调资料碰撞。图式简单说明:第一图是本发明的封包交换系统环境的方块图。第二图是本发明相关的多埠交换器的方块图,其可用于第一图的封包交换系统。第三图的方块图说明根据本发明之媒体存取控制。第四图是本发明的媒体存取控制逻辑单元80与状态记忆体控制单元82的较佳配置详细方块图。第五图的波形图说明根据本发明的层级式管线操作。 |
