| 主权项 |
1.一种备份装置,用以在一记忆系统中提供复数储存单元之至少一备份列与行其中之一,分别取代至少一列或行,在一记忆阵列中之复数储存单元包括复数列与复数行,该系统包括一解码器级用以输出一选取信号对应至该阵列中一单一该等列与行,其对应至一输入位址与该最后解码器级,该装置包括:复数被规划装置,用以利用一位址加以规划,该位址对应于被取代之该至少一该列与行;复数中止信号装置,用以当该输入位址与被取代之该至少一列与行之该被规划位址相匹配时,提供该解码器级一中止信号,使该解码器级中止提供该选取信号;以及复数选取装置,用以当该输入位址与被取代之该至少一列与行之该被规划位址时,选取一该备份列与行。2.如申请专利范围第1项所述之装置,其中该等被规划装置包括与该被规划位址之每一位元对应规划电路,每一该对应规划电路包括一保险丝。3.如申请专利范围第2项所述之装置,其中该解码器级中无保险丝。4.如申请专利范围第1项所述之装置,其中该解码器级包括复数逻辑闸,每一有至少一输入端耦合于该中止信号,其中当该输入位址与该被规划位址相匹配时,中止该每一逻辑闸。5.如申请专利范围第2项所述之装置,其中该等中止信号装置包括一切换装置耦合于一第一工作电位与一输出端点之间,以及复数电路分支其每一耦合于该输出端点与该规划电路之间,该每一分支对应至该被规划位址之一位元,其中当该输入位址与该被规划位址相匹配时,该切换装置提升该输出端点至该第一工作电位,使该输出端点提供该中止信号至该解码器级,且当该输入位址与该被规划位址不相匹配时,至少一该电路分支提升该输出端点至一第二工作电位,使该输出端点无法提供该中止信号。6.一种备份装置,用以在一记忆系统中提供复数储存单元之至少一备份列与行其中之一分别取代至少一列或行,在一记忆阵列中之复数储存单元包括复数列与复数行,该系统包括一多级解码器有至少一预解码器级与最后解码器级,该至少一预解码器级对应一输入位址提供至少两选取信号至该最后解码器级,且最后解码器级输出一选取信号对应一信号,该阵列中该等列与行其中之一对应该至少两选取信号,该装置包括:复数被规划装置,用以利用一位址加以规划,该位址对应于被取代之该至少一该列与行;复数中止信号装置,用以当该输入位址与被取代之该至少一列与行之该被规划位址相匹配时,提供该预解码器级一中止信号,使该预解码器级中止提供该至少两选取信号;以及复数选取装置,用以当该输入位址与被取代之该至少一列与行之该被规划位址时,选取一该备份列与行。7.如申请专利范围第6项所述之装置,其中该等被规划装置包括与该被规划位址之每一位元对应规划电路,每一该对应规划电路包括一保险丝。8.如申请专利范围第7项所述之装置,其中该解码器级中无保险丝。9.如申请专利范围第6项所述之装置,其中该至少一预解码器级包括一第一组复数逻辑闸,每一有至少一输入端耦合于该中止信号,其中当该输入位址与该被规划位址相匹配时,中止该每一第一组逻辑闸。10.如申请专利范围第7项所述之装置,其中该等中止信号装置包括一切换装置耦合于一第一工作电位与一输出端点之间,以及复数电路分支其每一耦合于该输出端点与该规划电路之间,该每一分支对应至该被规划位址之一位元,其中当该输入位址与该被规划位址相匹配时,该切换装置提升该输出端点至该第一工作电位,使该输出端点提供该中止信号至该预解码器级,且当该输入位址与该被规划位址不相匹配时,至少一该电路分支提升该输出端点至一第二工作电位,使该输出端点无法提供该中止信号。11.一种备份系统,包括:一记忆阵列,其有复数单元之复数列与复数行,用以储存资料之复数位元,每一该等列与行有复数输入位址;至少复数备份储存单元之列与行其中之一;一多级解码器,包括至少一预解码器级与一最后解码器级,该最后一预解码器级提供至少两选取信号至该最后解码器级,其对应一该等列与行之一输入位址,且该最后解码器级输出一选取信号对应至与该等至少两选取信号相对应之该一该等列与行;一备份装置,其中包括:复数被规划装置,用以利用一位址加以规划,该位址对应于被取代之该至少一该列与行;复数中止信号装置,用以当该输入位址与被取代之该至少一列与行之该被规划位址相匹配时,提供该预解码器级一中止信号,使该预解码器级中止提供该至少两选取信号;以及复数选取装置,用以当该输入位址与被取代之该至少一列与行之该被规划位址时,选取该至少一该备份列与行。12.如申请专利范围第11项所述之系统,其中该等被规划装置包括与该被规划位址之每一位元对应规划电路,每一该对应规划电路包括一保险丝。13.如申请专利范围第12项所述之系统,其中该解码器级中无保险丝。14.如申请专利范围第11项所述之系统,其中该至少一预解码器级包括一第一组复数逻辑闸,每一有至少一输入端耦合于该中止信号,其中当该输入位址与该被规划位址相匹配时,中止该每一第一组逻辑闸。15.如申请专利范围第12项所述之系统,其中该等中止信号装置包括一切换装置耦合于一第一工作电位与一输出端点之间,以及复数电路分支其每一耦合于该输出端点与该规划电路之间,该每一分支对应至该被规划位址之一位元,其中当该输入位址与该被规划位址相匹配时,该切换装置提升该输出端点至该第一工作电位,使该输出端点提供该中止信号至该预解码器级,且当该输入位址与该被规划位址不相匹配时,至少一该电路分支提升该输出端点至一第二工作电位,使该输出端点无法提供该中止信号。16.一种备份方法,用以在一记忆系统中提供复数储存单元之至少一备份列与行其中之一分别取代至少一列或行,在一记忆阵列中之复数储存单元包括复数列与复数行,该系统包括一多级解码器有至少一预解码器级与最后解码器级,该预解码器级对应一输入位址提供至少两选取信号至该最后解码器级,且最后解码器级输出一选取信号对应一信号,该阵列中该等列与行其中之一对应该至少两选取信号,该装置包括:规划一位址对应于被取代之该至少一该列与行成为一可规划储存装置;以该输入位址存取该预解码器级;当该输入位址与被取代之该至少一列与行之该被规划位址相匹配时,中止该至少一预解码器级,使该预解码器级中止提供该至少两选取信号;以及当该输入位址与被取代之该至少一列与行之该被规划位址时,选取一该备份列与行,使得当该输入位址存取该记忆系统时选取该一该备份列与行。17.如专利申请范围第16项所述之方法,其中该可规划储存装置包括一保险丝,其于该被规划位址中对应每一位址位元,且其中该规划步骤包括在一第一种状态下,烧熔一该等保险丝之步骤将会规划一第一逻辑状态,以及在一第二种状态下,为烧熔一保险丝之步骤将会规划一第二逻辑状态。18.如专利申请范围第16项所述之方法,其中该至少一预解码器级包括复数逻辑闸,且其中该中止该至少一预选级之步骤包括中止该等复数逻辑闸之步骤。图式简单说明:第一图系显示基本记忆系统架构图;第二图A系显示习知技术之双级解码器(two stagedecoder)。第二图B为一电路图系显示于第二图A中习知技术之记忆系统中,含对应每一列之保险丝之解码器;第三图A系显示根据本发明实施例中之一多级解码器(multiple-stage decoder),其中包括一备份装置用以中止此多级解码器之预解码器级;第三图B系显示双及解码器之实施例,其中包括根据本发明之AND闸以及备份装置用以中止此解码器之预解码器级;第三图C所示为根据本发明之一装置,其利用匹配/中止信号弃选一列选取线;第四图所示为根据本发明之备份装置电路图,其用以提供匹配/中止信号至预解码器级;以及第五图系一实施例显示第四图中备份装置所采用之可规划实际选取电路(Programmabletrue select circuit)。 |
