| 主权项 |
1.一种静态半导体记忆元件包含:记忆体单胞,各自连接到该记忆体单胞之字元线,和内含一环形振荡器且连接到该字元线之字元线升压电路,该静态半导体记忆元件系用一低电压驱动,其中该升压电路之该环形振荡器是如此的设计结构,使得它能响应内部指令讯号而切换成高频驱动模式和低频驱动模式的其中之一。2.如申请专利范围第1项之静态半导体记忆元件,其中,在该字元线的升压方面,该环形振荡器的输出频率,在开始时是变为较短的周期,直到该字元线之该电压上升到预先设定的电压位准,而当该字元线之该电压达到该预设定的电压位准之后,该环形振荡器之该输出频率就开始变为较长的周期。3.如申请专利范围第1项之静态半导体记忆元件,其中,该环形振荡器电路产生一上升电位,而该升压电路则会根据输出自该环形振荡器的上升电位,提升该记忆体单胞之该字元线的该电压。4.一种用低电压驱动之半导体记忆元件,包含一记忆体单胞,一列解码器,一行解码器,一字元线控制电路,一升压电路,和一环形振荡器电路,其中该记忆体单胞被使得储存资料,该列解码器会自一位址输入缓冲器选择该记忆体单胞之一字元线,该行解码器选择该记忆体单胞之一位元线,该位元线控制电路执行,将资料写入到该记忆体单胞,或自其读取资料,及该升压电路系要提升该记忆体单胞之该字元线的电位,此外,其中该环形振荡器电路会产生一上升电位,以提升该记忆体单胞字元线之电位,该环形振荡器响应输出自内部讯号产生装置之指令讯号,以缩短的周期操作,直到达到该上升电压,然后在达到该上升电压之后,就以延长的周期操作。5.如申请专利范围第4项之半导体记忆元件,其中该内部讯号系由计数装置或字元线电压监视装置获得。6.如申请专利范围第4项之半导体记忆元件,其中该环形振荡器电路包含一计数器和一传输闸电路,其中该计数器监视该环形振荡器之周期,而其中该传输闸电路系响应该内部讯号产生装置,改变该环形振荡器的周期。7.如申请专利范围第6项之半导体记忆元件,其中该传输闸电路计算由反相器和NAND闸电路所建立之周期数,且切换该环形振荡器之周期。8.如申请专利范围第7项之半导体记忆元件,其中,提供一种升压位准检测电路取代该计数器,该升压检测电路透过一电阻器输入该字元线之该升压位准,然后藉由比较该字元线的该目前电压与参考电压,决定其升压位准。9.如申请专利范围第1项之半导体记忆元件,其该环形振荡器执行许多次升压操作,直到字元线的电位提升到记忆体单胞写入所要求之电压位准,该环形振荡器系用缩短的环形振荡器输出周期提升字元线电位,直到该许多次的升压操作执行完成,使快速提升该字元线之该电压位准之后,在达到上升的电压位准之后,改用较长的环形振荡器输出周期操作。10.一种以低电压驱动之静态半导体记忆元件的操作方法,其中该半导体记忆元件包含记忆体单胞,各自连接到该记忆体单胞之字元线,和内含一环形振荡器且连接到该字元之字元线升压电路,该方法包含该升压电路之该环形振荡器的切换步骤,其响应内部指令讯号,切换到高频驱动模式和低频驱动模式其中之一。11.如申请专利范围第10项之静态半导体记忆元件的操作方法,其中,在该字元线的电压提升方面,该环形振荡器之输出频率开始是设在较短的周期,直到该字元线的该电压提升到预设电压位准为止,而当该字元线之该电压达到该设定电压位准之后,该环形振荡器之该输出频率就开始切换在延长的周期。12.如申请专利范围第10项之静态半导体记忆元件操作方法,其中,该环形振荡器电路产生一上升电位,而该升压电路则会根据输出自该环形振荡器的上升电位,提升该记忆体单胞之该字元线的该电压。图式简单说明:第一图为根据本发明第一实施例之半导体记忆元件的方块图。第二图为用在本发明第一实施例之半导体记忆元件中的环形振荡器方块图。第三图为用在本发明第二实施例之半导体记忆元件中环形振荡器的方块图。第四图为用在本发明第一实施例之半导体记忆元件中的计数器方块图。第五图为用在本发明第二实施例之半导体记忆体元件中的电压位准上升检测电路方块图。第六图(a)为根据本发明第一实施例之半导体记忆元件的操作时序图,及第六图(b)为根据本发明第二实施例之半导体记忆元件的操作时序图。第七图为使用习知技术提升电荷之升压电路的方块图。第八图为根据习知技术之环形振荡器的方块图。第九图为根据习知技术之升压电路的方块图。第十图为习知技术之操作时的时序图。第十一图为基于升压电路所需之记忆体单胞周边电路的方块图。第十二图为第十一图的字元线电压没有上升之案例的时序图。第十三图为第十一图的字元线电压有上升之案例的时序图。 |
