| 主权项 |
1.一种具有电容器之动态随机存取记忆体(DRAM)的制造方法,包括下列步骤:提供一具有主动区之半导体基底,该主动区系由复数个绝缘区域将其他主动区隔离而得;在该半导体基底与该等绝缘区域上分别形成复数个闸极与复数个内连线,并在该基底中形成对应的源极区与汲极区;沈积一第一氮化矽层覆于上述闸极、内连线、半导体基底、以及绝缘区域表面上;回蚀部份该第一氮化矽层,以在该等闸极与该等内连线的侧壁形成一氮化矽侧壁层,并在上述闸极、内连线、半导体基底、以及绝缘区域表面残留该第一氮化矽层;沈积一第一绝缘层覆于该基底上;形成一光阻罩幕于该第一绝缘层上;施行第一蚀刻,去除该第一绝缘层中未被该光阻罩幕覆盖的部份,以在每个闸极与每个内连线的上方,形成柱状的绝缘物;其中,该蚀刻步骤系在该第一绝缘层对该第一氮化矽层为高选择比的条件下进行,藉以在蚀刻过程中利用该第一氮化矽层保护上述绝缘区域;施行第二蚀刻,去除该第一氮化矽层中未被该光阻罩幕覆盖的部份,以露出该半导体基底中的源极与汲极区;沈积一复晶矽层覆于该基底上,并连接所露出的源极与汲极区;沈积一第二氮化矽层覆于该复晶矽层;利用一罩幕层蚀刻该第二氮化矽层与该复晶矽层,直到该等柱状绝缘物为止,藉以形成一位元线,并使该复晶矽层残留于该等柱状绝缘物之间,而形成复数个与上述源极/汲极区相连接之复晶矽平台插塞,其中位于该位元线下方之复晶矽平台插塞即构成位元线接触,其中并露出该等柱状绝缘物之边角;蚀去该等柱状绝缘物所露出之边角;于该位元线的侧壁形成第二侧壁层,且该第二侧壁层形成在所蚀去的柱状绝缘物的边角上;沈积一第二绝缘层覆于该基底上;利用一罩幕层蚀刻该第二绝缘层,以形成复数个接触开口而露出该等复晶矽平台插塞;沿着该第二绝缘层与该接触开口的轮廓沈积一第一导电层,作为该电容器的下电极;沈积一第三绝缘层覆于该第一导电层表面,并研磨该第三绝缘层,直到将第二绝缘层上表面的第一导电层去除,而露出该第二绝缘层为止;去除该第三绝缘层以及露出的第二绝缘层;沈积一电容介电层覆于该第一导电层上;以及沈积一第二导电层覆于该电容介电层上,以作为该电容器之上电极,完成该具有电容器之动态随机存取记忆体的制造。2.如申请专利范围第1项所述之制造方法,其中该绝缘区域包括场氧化物。3.如申请专利范围第1项所述之制造方法,其中该绝缘区域包括浅沟渠隔绝物。4.如申请专利范围第1项所述之制造方法,其中该第一氮化矽层的厚度为400~1000埃。5.如申请专利范围第1项所述之制造方法,其中该第一氮化矽层在经过上述部份回蚀刻后,其厚度为50~150埃。6.如申请专利范围第1项所述之制造方法,其中该第一绝缘层包括四乙氧基矽烷(TEOS)。7.如申请专利范围第1项所述之制造方法,其中该第一绝缘层包括硼磷矽玻璃(BPSG)。8.如申请专利范围第1项所述之制造方法,其中该第一绝缘层系以化学机械研磨法进行平坦化。9.如申请专利范围第1项所述之制造方法,其中该第一绝缘层系以回蚀刻进行平坦化。10.如申请专利范围第1项所述之制造方法,其中该第一蚀刻系利用C4F8.CH2F2.CO、O2.Ar等气体,在1000~1800瓦的RF功率,30~50mTorr的压力下进行蚀刻,其中氧化矽对氮化矽的蚀刻选择比约20:1。11.如申请专利范围第1项所述之制造方法,其中该第二蚀刻系利用C4F8.CH2F2.CO、O2.Ar等气体,在200~800瓦的RF功率及30~200mTorr的压力下进行蚀刻,其中氮化矽对氧化矽的蚀刻选择比约40:1。12.如申请专利范围第1项所述之制造方法,其中更包括沈积一层金属矽化物覆于该复晶矽层表面。13.如申请专利范围第1项所述之制造方法,其中该第二侧壁层包括氮化矽。14.如申请专利范围第1项所述之制造方法,其中该第二侧壁层包括氮氧化矽。15.如申请专利范围第1项所述之制造方法,其中该第二绝缘层包括一层厚度为7000~10000埃的硼磷矽玻璃,且该硼磷矽玻璃层经过热流将其表面平坦化。16.如申请专利范围第1项所述之制造方法,其中该第二绝缘层包括一层厚度为7000~10000埃的旋涂式玻璃(SOG),且该旋涂式玻璃层经过部份的回蚀刻将其表面平坦化。17.如申请专利范围第1项所述之制造方法,其中该第一导电层包括复晶矽、钨、以及氮化钛其中之一。18.如申请专利范围第1项所述之制造方法,其中该第三绝缘层包括一层厚度为5000~10000埃的氧化矽。19.如申请专利范围第1项所述之制造方法,其中该电容介电层包括氧化钽(Ta2O5)、钛酸钡锶(BST),钛酸磷锆(PZT)、氧化矽/氮化矽/氧化矽(ONO)其中之一,且厚度为30~200埃。20.如申请专利范围第1项所述之制造方法,其中该第二导电层包括复晶矽、钨、以及氮化钛其中之一,且厚度为500~1500埃。21.一种具有电容器之动态随机存取记忆体(DRAM)的制造方法,包括下列步骤:提供一具有主动区之半导体基底,该主动区系由复数个绝缘区域将其他主动区隔离而得;在该半导体基底与该等绝缘区域上分别形成复数个闸极与复数个内连线,并在基底中形成对应的源极区与汲极区;沈积一第一氮化矽层覆于上述闸极、内连线、半导体基底、以及绝缘区域表面上;回蚀部份该第一氮化矽层,以在该等闸极与该等内连线的侧壁形成一氮化矽侧壁层,并在上述闸极、内连线、半导体基底、以及绝缘区域表面残留该第一氮化矽层;沈积一第一绝缘层覆于该基底上;形成一光阻罩幕于该第一绝缘层上;施行第一蚀刻,去除该第一绝缘层中未被该光阻罩幕覆盖的部份,以在每个闸极与每个内连线的上方,形成柱状的绝缘物;其中,该蚀刻步骤系在该第一绝缘层对该第一氮化矽层的蚀刻比约20:1的条件下进行,藉以在蚀刻过程中利用该第一氮化矽层保护上述绝缘区域;施行第二蚀刻,去除该第一氮化矽层中未被该光阻罩幕覆盖的部份,以露出该半导体基底中的源极与汲极区;其中,该蚀刻步骤系在该第一氮化矽层对该第一绝缘层的蚀刻比约40:1的条件下进行;沈积一复晶矽层覆于该基底上,并连接所露出的源极与汲极区;沈积一层金属矽化物覆于该复晶矽层上;沈积一第二氮化矽层覆于该金属矽化物层;利用一罩幕层蚀刻该第二氮化矽层、该金属矽化物层、及该复晶矽层,直到该等柱状绝缘物为止,藉以形成一位元线,并使该复晶矽层残留于该等柱状绝缘物之间,而形成复数个与上述源极/汲极区相连接之复晶矽平台插塞,其中位于该位元线下方之复晶矽平台插塞即构成位元线接触,其中并露出该等柱状绝缘物之边角;蚀去该等柱状绝缘物所露出之边角;于该位元线的侧壁形成第二侧壁层,且该第二侧壁层形成在所蚀去的柱状绝缘物的边角上;沈积一第二绝缘层覆于该基底上;利用一罩幕层蚀刻该第二绝缘层,以形成复数个接触开口而露出该位元线两侧之复晶矽平台插塞;沿着该第二绝缘层与该接触开口的轮廓沈积一第一导电层,作为该电容器的下电极;沈积一第三绝缘层覆于该第一导电层表面,并研磨该第三绝缘层,直到将第二绝缘层上表面的第一导电层去除,而露出该第二绝缘层为止;去除该第三绝缘层以及露出的第二绝缘层;沈积一电容介电层覆于该第一导电层上;以及沈积一第二导电层覆于该电容介电层上,以作为该电容器之上电极,完成该具有电容器之动态随机存取记忆体的制造。22.如申请专利范围第21项所述之制造方法,其中该绝缘区域包括场氧化物。23.如申请专利范围第21项所述之制造方法,其中该绝缘区域包括浅沟渠隔绝物。24.如申请专利范围第21项所述之制造方法,其中该第一氮化矽层的厚度为400~1000埃。25.如申请专利范围第21项所述之制造方法,其中该第一氮化矽层在经过上述部份回蚀刻后,其厚度为50~150埃。26.如申请专利范围第21项所述之制造方法,其中该第一绝缘层包括四乙氧基矽烷(TEOS)。27.如申请专利范围第21项所述之制造方法,其中该第一绝缘层包括硼磷矽玻璃(BPSG)。28.如申请专利范围第21项所述之制造方法,其中该第一绝缘层系以化学机械研磨法进行平坦化。29.如申请专利范围第21项所述之制造方法,其中该第一绝缘层系以回蚀刻进行平坦化。30.如申请专利范围第21项所述之制造方法,其中该第一蚀刻系利用C4F8.CH2F2.CO、O2.Ar等气体,在1000~1800瓦的RF功率,30~50mTorr的压力下进行蚀刻。31.如申请专利范围第21项所述之制造方法,其中该第二蚀刻系利用C4F8.CH2F2.CO、O2.Ar等气体,在200~800瓦的RF功率,30~200mTorr的压力下进行蚀刻。32.如申请专利范围第21项所述之制造方法,其中该第二侧壁层包括氮化矽。33.如申请专利范围第21项所述之制造方法,其中该第二侧壁层包括氮氧化矽。34.如申请专利范围第21项所述之制造方法,其中该第二绝缘层包括一层厚度为7000~10000埃的硼磷矽玻璃,且该硼磷矽玻璃层经过热流将其表面平坦化。35.如申请专利范围第21项所述之制造方法,其中该第二绝缘层包括一层厚度为7000~10000埃的旋涂式玻璃(SOG),且该旋涂式玻璃层经过部份的回蚀刻将其表面平坦化。36.如申请专利范围第21项所述之制造方法,其中该第一导电层包括复晶矽、钨、以及氮化钛其中之一。37.如申请专利范围第21项所述之制造方法,其中该第三绝缘层包括一层厚度为5000~10000埃的氧化矽。38.如申请专利范围第21项所述之制造方法,其中该电容介电层包括氧化钽(Ta2O5)、钛酸钡锶(BST),钛酸磷锆(PZT)、氧化矽/氮化矽/氧化矽(ONO)其中之一,且厚度为30~200埃。39.如申请专利范围第21项所述之制造方法,其中该第二导电层包括复晶矽、钨、以及氮化钛其中之一,且厚度为500~1500埃。40.一种具有电容器之动态随机存取记忆体,包括:一半导体基底上之主动区,该主动区系由复数个绝缘区域将其他主动区隔离而得;复数个闸极与复数个内连线,分别位于该半导体基底与该等绝缘区域上,以及对应的源极区与汲极区,形成于该基底中;复数个氮化矽侧壁层,位于该等闸极与该等内连线的侧壁;复数个复晶矽平台插塞,连接上述源极与汲极区;一位元线,覆于该等复晶矽平台插塞其中之一;一个有冠状外型的电容器,包括:一第一导电层,于该位元线的两侧连接该等复晶矽平台插塞;其中该等复晶矽平台插塞构成该电容器之节点,且该第一导电层构成该电容器的下电极;一电容介电层,覆于该第一导电层上;以及一第二导电层,覆于该电容介电层上,其中该第二导电层构成该电容器的上电极,而完成该具有电容器之动态随机存取记忆体。41.如申请专利范围第40项所述之动态随机存取记忆体,其中该位元线包括:一第一复晶矽层;一金属矽化物层,覆于该第一复晶矽层上;一氮化矽层,覆于该金属矽化物层上;以及复数个氮化矽侧壁层,形成于该位元线的侧壁。42.如申请专利范围第40项所述之动态随机存取记忆体,其中该第一导电层包括复晶矽、钨、以及氮化钛其中之一。43.如申请专利范围第40项所述之动态随机存取记忆体,其中该电容介电层包括氧化钽(Ta2O5)、钛酸钡锶(BST),钛酸磷锆(PZT)、氧化矽/氮化矽/氧化矽(ONO)其中之一,且厚度为30~200埃。44.如申请专利范围第40项所述之动态随机存取记忆体,其中该第二导电层包括复晶矽、钨、以及氮化钛其中之一,且厚度为500~1500埃。图式简单说明:第一图为依据本发明较佳实施例的DRAM上视图。第二图-第十八图为一系列剖面图,用以说明本发明一较佳实施例的制作流程。第十一图A与第十一图B为依据第一图之上视图沿不同切面所得之剖面示意图。 |
