| 主权项 |
1.一种形成沟渠隔离区域之方法,该方法至少包含以下步骤:提供一半导体基材;形成一沟渠定义层于该半导体基材上;形成一缓冲层于该沟渠定义层上;定义一沟渠图案于该缓冲层及该沟渠定义层内;以该缓冲层及该沟渠定义层为一罩幕,去除该半导体基材之一部分,以于该半导体基材内形成一沟渠;形成一绝缘层于该半导体基材上,以填入该沟渠内及覆盖于缓冲层上方;及对该半导体进行一平坦化制程。2.如申请专利范围第1项之方法,其中所述之沟渠定义层至少包含:一垫氧化层于该半导体基材上;及一氮化层于该垫氧化层上。3.如申请专利范围第1项之方法,其中于所述之平坦化制程中,该缓冲层之去除速率较该绝缘层为高。4.如申请专利范围第3项之方法,其中于所述之平坦化制程中,该绝缘层之去除速率较该沟渠定义层为高。5.如申请专利范围第1项之方法,其中所述之绝缘层至少包含:一第一氧化层形成于该沟渠之表面上,该第一氧化层系由该半导体基材氧化而成;及一第二氧化层形成于该第一氧化层上,并覆盖于该沟渠及该缓冲层上方,该第二氧化层系以一化学气相沈积法形成。6.如申请专利范围第1项之方法,其中所述之缓冲层至少包含一磷矽玻璃层(PSG;phosphosilicate glass)及一硼磷矽玻璃层(BPSG;borophosphsilicate glass)其中之一。7.如申请专利范围第1项之方法,其中所述之平坦化制程至少包含一化学机构研磨(chemical-mechanical polishing)。8.一种形成沟渠隔离区域之方法,该方法至少包含以下步骤:提供一半导体基材;形成一沟渠定义层于该半导体基材上,该沟渠定义层至少包含一垫氧化层于该半导体基材上及一氮化层于该垫氧化层上;形成一缓冲层于该沟渠定义层上;定义一沟渠图案于该缓冲层及该沟渠定义层内;以该缓冲层及该沟渠定义层为一罩幕,去除该半导体基材之一部分,以于该半导体基材内形成一沟渠;形成一绝缘层于该半导体基材上,以填入该沟渠内及覆盖于该缓冲层上方;及对该半导体进行一平坦化制程,该平坦化制造至少包含一化学机构研磨(chemical-mechanical polishing;CMP),于该平坦化制程中,该缓冲层之去除速率较该绝缘层为高。9.如申请专利范围第8项之方法,其中于所述之平坦化制程中,该绝缘层之去除速率较该氮化层为高。10.如申请专利范围第8项之方法,其中所述之绝缘层至少包含:一第一氧化层形成于该沟渠之表面上,该第一氧化层系由该半导体基材氧化而成;及一第二氧化层形成于该第一氧化层上,并覆盖于该沟渠及该缓冲层上方,该第二氧化层系以一化学气相沈积法形成。11.如申请专利范围第8项之方法,其中所述之缓冲层至少包含一磷矽玻璃层(PSG;phosphosilicate glass)及一硼磷矽玻璃层(BPSG;borophosphosilicate glass)其中之一。图式简单说明:第一图显示传统沟渠隔离制程中,形成垫氧化层、氮化层、及光阻层于半导体基材上之截面示意图。第二图显示传统沟渠隔离制程中,蚀刻半导体基材以形成沟渠之截面示意图。第三图显示传统沟渠隔离制程中,于沟渠表面成长一层薄氧化层之截面示意图。第四图显示传统沟渠隔离制程中,填入一厚氧化层于沟渠内并覆盖于氮化层上之截面示意图。第五图显示传统沟渠隔离制程中,进行一平坦化制程至触及氮化层之截面示意图。第六图显示传统沟渠隔离制程中,完成一平坦化制程时过度去除之截面示意图。第七图显示本发明中形成沟渠定义层及缓冲层于半导体基材上之截面示意图。第八图显示本发明中定义一沟渠图案于缓冲层及沟渠定义层内之截面示意图。第九图显示本发明中于半导体基材内形成一沟渠之截面示意图。第十图显示本发明中于沟渠表面形成第一氧化层之截面示意图。第十一图显示本发明中形成第二氧化层填入于沟渠内及覆盖于缓冲层上方之截面示意图。第十二图显示本发明中,进行一平坦化制程至缓冲层时之截面示意图。第十三图显示本发明中,完成一平坦化制程后,半导体基材之截面示意图。 |
