减少规划变异性之快闪记忆体汲源极电压补偿技术

摘要

一种非挥发性(nonvolatile)记忆体装置。在一个具体实施例中，该非挥发性记忆体装置包括一位元线(bit line)，一源极线(source line)，以及含有一汲极(drain)耦接至位元线、一源极(source)耦接至源极线、一控制栅门(controlgate)，及一浮动栅门(floating gate)之非挥发性记忆体元件(memory cell)。该非挥发性记忆体装置亦包括一耦接到源极线之源极电压产生电路(source voltage generator circuit)并于规划该非挥发性记忆体元件时产生一源极线电压。该源极电压产生电路依据非挥发性记忆体元件在记忆体阵列(y)中之位置来变动源极电压。该非挥发性记忆体装置也可以包括一耦接至位元线之汲极电压产生电路(drain voltage generator circuit)并于规划该非挥发性记忆体元件时产生一位元线电压。该汲极电压产生电路依据非挥发性记忆体元件在记忆体阵列中之位置来变动汲极电压。

主权项

1.一种非挥发性记忆体装置包括:一记忆体阵列包括一位元线,一源极线,以及一含有一汲极耦接至位元线、一源极耦接至源极线、一控制栅门、及一浮动栅门非挥发性记忆体元件;以及一耦接到源极线之源极电压产生电路并于规划该非挥发性记忆体元件时产生一源极线电压,其中该源极电压产生电路依据非挥发性记忆体元件在记忆体阵列中之位置而变动源极线电压。2.如申请专利范围第1项之非挥发性记忆体装置,其中该源极线于非挥发性记忆体元件之源极与源极电压产生器电路之间有一源极线电阻,以及该源极电压产生器电路变动源极线电压以补偿源极线电阻。3.如申请专利范围第1项之非挥发性记忆体装置,尚包括一耦接到位元线之汲极电压产生器电路且在规划该非挥发性记忆体元件时产生一位元线电压,其中该汲极电压产生电路依据非挥发性记忆体元件在记忆体阵列中之位置而变动位元线电压。4.如申请专利范围第3项之非挥发性记忆体装置,其中该源极线于非挥发性纪忆体元件之源极与源极电压产生器电路之间有一源极线电阻,该位元线于位元线电压与非挥发性记忆体元件汲极之间有一位元线电阻,该源极电压产生器电路变动源极线电压以补偿源极线电阻,且汲极电压产生器电路变动位元线电压以补偿位元线电阻。5.如申请专利范围第3项之非挥发性记忆体装置,尚包括一耦接到源极电压产生器电路与汲极电压产生器电路之控制电路,其中该控制电路控制该非挥发性记忆体元件之规划。6.如申请专利范围第5项之非挥发性记忆体装置,其中该控制电路对该非挥发性记忆体元件之位址解码以产生第一个値与第二个値,其中该控制电路耦接第一个値到源极电压产生器电路且该源极电压产生器电路对应于第一个値产生源极线电压,且该控制电路耦接第二个値到汲极电压产生器电路且该汲极电压产生器电路对应于第二个値产生位元线电压。7.如申请专利范围第1项之非挥发性记忆体装置,其中该记忆体阵列包括许多位元线及许多各含有一汲极耦接至其中一条位元线、一源极耦接至源极线、一控制栅门、及一浮动栅门之非挥发性记忆体元件,其中该源极电压产生器电路尚依据一次规划的这些记忆体元件数目而变动源极线电压。8.如申请专利范围第1项之非挥发性记忆体装置,其中该记忆体阵列包括许多各包含一位元线之非挥发性记忆体区块,其中该非挥发性记忆体元件系包含于一选定之该等非挥发性记忆体区块内,且该源极电压产生器电路依据一选定之非挥发性记忆体区块及位于该选定非挥发性记忆体区块内之非挥发性记忆体元件之位置而变动源极线电压。9.如申请专利范围第8项之非挥发性记忆体装置,尚包括一耦接到位元线之汲极电压产生器电路且在规划该非挥发性记忆体元件时产生一位元线电压,其中该汲极电压产生电路依据非挥发性记忆体元件在选定之记忆体区块中之位置而变动位元线电压。10.一种非挥发性记忆体装置包括:一记忆体阵列包括一位元线,一源极线,以及一含有一汲极耦接至位元线、一源极耦接至源极线、一控制栅门、及一浮动栅门非挥发性记忆体元件;以及一耦接到位元线之汲极电压产生电路并于规划该非挥发性记忆体元件时产生一位元线电压,其中该汲极电压产生电路依据非挥发性记忆体元件在记忆体阵列中之位置而变动位元线电压。11.如申请专利范围第10项之非挥发性记忆体装置,其中该源极线于非挥发性记忆体元件之源极与源极线产生器电压之间有一源极线电阻,该位元线于位元线电压源与非挥发性记忆体元件汲极之间有一位元线电阻,且该汲极电压产生器电路变动位元线电压以补偿源极线电阻及位元线电阻。12.一种非挥发性记忆体装置包括:一记忆体阵列包括许多位元线,一源极线,以及许多非挥发性记忆体元件各含有一汲极耦接至其中一条位元线、一源极耦接至源极线、一控制栅门、及一浮动栅门;以及一耦接到源极线之源极电压产生电路并于规划其中一个非挥发性记忆体元件时产生一源极线电压,其中该源极电压产生器电路依据一次要规划之非挥发性记忆体元件之数目而变动源极线电压。13.一种非挥发性记忆体装置包括:一记忆体阵列包括许多位元线,一源极线,以及许多非挥发性记忆体元件各含有一汲极耦接至其中一条位元线、一源极耦接至源极线、一控制栅门、及一浮动栅门;以及一耦接到位元线之汲极电压产生电路并于规划其中一个非挥发性记忆体元件时产生一位元线电压,其中该汲极电压产生器电路依据一次要规划之非挥发性记忆体元件之数目而变动位元线电压。14.一种设定一选定的非挥发性记忆体元件之源极线电压之方法,其中这些非挥发性记忆体元件各有一汲极耦接到含有位元线电阻之位元线及一源极耦接到含有源极线电阻之源极线,该方法包括以下步骤:对于选定之非挥发性记忆体元件位址解码以产生一解码位址;以及对应于该解码位址,调整源极线之源极线电压以补偿位元线电阻及源极线电阻。15.如申请专利范围第14项之方法,尚包括步骤为,决定一些要与该选定非挥发性记忆体元件同时一起规划之非挥发性记忆体元件,此调整步骤亦调整该选定非挥发性记忆体元件之源极线电压以对要与该选定非挥发性记忆体元件同时一起规划之非挥发性记忆体元件做出反应。16.一种设定一选定的非挥发性记忆体元件之位元线电压之方法,其中这些非挥发性记忆体元件各有一汲极耦接到含有位元线电阻之位元线及一汲极耦接到含有位元线电阻之位元线与一源极耦接到含有源极线电阻之源极线,于方法包括以下步骤:对于选定之非挥发性记忆体元件位址解码以产生一解码位址;及对应于该解码位址,调整耦接到选定记忆体元件之位元线之位元线电压以补偿位元线电阻及源极线电阻。17.一种设定一选定的非挥发性记忆体元件之源极线电压及位元线电压之方法,其中这些非挥发性记忆体元件各有一汲极耦接到含有位元线电阻之位元线及一汲极耦接到含有位元线电阻之位元线与一源极耦接到含有源极线电阻之源极线,此方法包括以下步骤:对于选定之非挥发性记忆体元件位址解码以产生一解码位址;及对应于该解码位址,调整源极线之源极线电压以补偿源极线电阻;对应于该解码位址,调整耦接到选定记忆体元件之位元线之位元线电压以补偿位元线电阻。18.如申请专利范围第17项之方法,尚包括步骤为,决定一些要与该选定非挥发性记忆体元件同时一起规划之非挥发性记忆体元件,此调整源极线电压之步骤亦调整该选定非挥发性记忆体元件之源极线电压以对要与该选定非挥发性记忆体元件同时一起规划之非挥发性记忆体元件做出反应。19.如申请专利范围第2项之非挥发性记忆体装置,其中该位元线具有一位元线电阻,且该源极电压产生器改变该源极线电压以补偿该位元线电阻。20.如申请专利范围第19项之非挥发性记忆体装置,进一步包含一耦接至该位元线之位元线电压源,其中该位元线电阻系在该位元线电压源及该非挥发性记忆体元件之汲极之间。图式简单说明:第一图系包括位元线电阻及源极线电阻之先前技艺快闪记忆体阵列;第二图系一电压-时间图(voltage-time diagram),例示快闪记忆体元件临界电压与规划时间之相对关系且固定一源规划电压而变动汲规划电压;第三图系包括汲极电压产生电路与源极电压产生电路之快闪记忆体装置之块状图;第四图系一快闪记忆体分段进入记忆体区段的一个具体实施例之块状图;第五图系第三图快闪记忆体装置的一个具体实施例之块状图,包括一位址解码器,一资料型式监视器,一汲极电压产生电路,一源极电压产生电路,一快闪记忆体元件,一位元线电阻,与一源极线电阻;第六图系第三图汲极电压产生器(drain voltagegenerator)的一个具体实施例之块状图;第七图系第三图源极电压产生器(source voltagegenerator)的一个具体实施例之块状图;第八图系第三图快闪记忆体装置耦接至一测试系统之块状图;且第九图系第三图一个具体实施例,显示设定特性和调整汲极电压产生器和/或源极电压产生器之流程图。