| 主权项 |
1.一种叠层型电感器阵列,其包含:一个叠层主体,其包含绝缘材料层以及堆积而成本质上为线性的内部导体;复数个成对的外部输入及输出电极,其设置于叠层主体的表面;以及复数个电感,其以每个内部导线的两端连接至外部输入及输出电极的方式形成;其中,靠近该叠层主体端面的电感的内部导线的形状被制造成与置于靠近该叠层主体端面的电感内侧的内部导线的形状不同,使得每个电感的电感値都会相等。2.如申请专利范围第1项之叠层型电感器阵列,其中,靠近叠层主体端面的电感的内部导线之导线长度较位于靠近该叠层主体端面的电感内侧的电感内部之导线长度为长。3.如申请专利范围第1或第2项之叠层型电感器阵列,其中,靠近该叠层主体端面的电感的内部导线系制造为以曲折线的横躺朝向位于靠近该叠层主体端面的电感内侧的电感。4.如申请专利范围第1或第2项之叠层型电感器阵列,其中,位于靠近该叠层主体端面的电感内侧的电感内部之导线宽度较靠近该叠层主体端面的电感的内部导线之导线宽度为宽。5.如申请专利范围第3项之叠层型电感器阵列,其中,位于靠近该叠层主体端面的电感内侧的电感内部之导线宽度较靠近该叠层主体端面的电感的内部导线之导线宽度为宽。6.如申请专利范围第1或第2项之叠层型电感器阵列,其中,叠层主体为长方形状的平行六面体,其中,该电感沿着该叠层主体的纵向排列,且其中,该叠层主体纵向的端面与靠近端面的电感的内部导线之间的距离为0.5mm或更小。7.如申请专利范围第3项之叠层型电感器阵列,其中,该叠层主体为长方形状的平行六面体,其中电感沿着该叠层主体的纵向排列,且其中,该叠层主体纵向的端面与靠近端面的电感的内部导线之间的距离为0.5mm或更小。8.如申请专利范围第4项之叠层型电感器阵列,其中,该叠层主体为长方形状的平行六面体,其中电感沿着该叠层主体的纵向排列,且其中,该叠层主体纵向的端面与靠近端面的电感的内部导线之间的距离为0.5mm或更小。9.如申请专利范围第5项之叠层型电感器阵列,其中,该叠层主体为长方形状的平行六面体,其中电感沿着该叠层主体的纵向排列,且其中,该叠层主体纵向的端面与靠近端面的电感的内部导线之间的距离为0.5mm或更小。图式简单说明:第一图系显示根据本发明之叠层型电感器阵列的第一实施例之分解立体图;第二图系第一图所示的叠层型电感器阵列外观的立体图;第三图系沿着第二图中沿着直线III-III取下的纵向剖面图,以解释磁场路径;第四图系平面图显示如第一图所示之叠层型电感器阵列的内部导线之平面图;第五图系显示根据本发明之叠层型电感器阵列的第二实施例之分解立体图;第六图系显示如第五图所示之叠层型电感器阵列的内部导线之平面图;第七图系显示根据本发明之叠层型电感器阵列的第三实施例之分解立体图;第八图系显示如第七图所示之叠层型电感器阵列的内部导线之平面图;第九图系显示根据本发明之叠层型电感器阵列的第四实施例之分解立体图;第十图系传统叠层型电感器阵列的分解立体图;第十一图系第十图所示的叠层型电感器阵列外观的立体图;第十二图系沿着第二图中直线XII-XII的纵向剖面图,以解释磁场路径;以及第十三图系显示叠层主体的端面与靠近端面的电感之间的距离d1以及电感的电感値变化率之间的量测关系之曲线图。 |
