| 主权项 |
1.一种半导体装置,包含:一基体;一在基体中形成的电晶体,其中该电晶体包含与一耦合闸极的输入节点,一输出节点,及一本体;以及一用于动态控制电晶体的定限准位的电路,其中该电路包含耦合输入节点及电晶体本体的电阻。2.如申请专利范围第1项之半导体装置,尚包含:一在基体上的绝缘井,具有在其内形成的电晶体扩散;以及一在连接绝缘井之电晶体本体上的接触,其中该接点耦合电阻到该井中。3.如申请专利范围第1项之半导体装置,其中该电阻的数値大于电晶体的输入阻抗。4.如申请专利范围第1项之半导体装置,其中该电阻的数値可使得其时间延迟RCin大于一输入信号的上升时间,其中:该输入信号的上升时间以V/(dV/dt)量测;R为电阻的大小;Cin为输入电容;V为供应电压;以及dV/dt为输入信号的改变速率。5.如申请专利范围第4项之半导体装置,其中该电阻数値可使得RCbody小于在输出节点处一信号的上升时间,其中Cbody为电晶体本体的电容。6.一种具有动态可调整之定限位准的电晶体装置,包含一耦合一输入节点的闸极;一本体,其中该本体包含耦合一绝缘井的接点,而该绝缘井内具有在其中形成之电晶体扩散;以及一耦合于输入节点及此接点之间的电阻。7.如申请专利范围第6项之电晶体装置,其中该电阻系整合于此电晶体装置之中。8.如申请专利范围第6项之电晶体装置,其中该电阻以离散型式耦合在本体附近。9.如申请专利范围第6项之电晶体装置,其中该电阻的数値可使得其时间延迟RCin大于一输入信号的上升时间,其中:该输入信号的上升时间以V/(dV/dt)量测;R为电阻的大小;Cin为输入电容;V为供应电压;以及dV/dt为输入信号的改变速率。10.如申请专利范围第9项之电晶体装置,其中该电阻数値可使得RCbody小于在输出节点处一信号的上升时间,其中Cbody为电晶体本体的电容。11.如申请专利范围第10项之电晶体装置,其中该电阻的数値使得在电晶体本体处的RC延迟少于输出节点内之信号的上升时间。12.如申请专利范围第6项之电晶体装置,其中尚包含耦合在本体之接点及输出节点之间的二极体。图式简单说明:第一图示依据本发明较佳实施例之电晶体电路的示意图。第二图示本发明较佳实施例之电晶体电路的截面。 |
