| 主权项 |
1.一种具有SOI结构之半导体装置,其包含:一SOI基质,其具有一埋入绝缘薄膜,和此埋入绝缘薄膜上面之一第一导电型表面半导体层;上述表面半导体层内所形成之第二导电型源极和汲极区域;和一闸极电极,其系经由一闸极绝缘薄膜,形成在该等源极与汲极区域间之一第一导电型通道区域的上方,其中,该等源极和汲极区域,系较该表面半导体层为薄,以及上述表面半导体层内之通道区域,系具有一其第一导电型杂质浓度较上述通道区域之表面内者为高、而与上述埋入绝缘薄膜相邻接之第一导电型高浓度杂质扩散区域2.如申请专利范围第1项所述之半导体装置,其中之第一导电型高浓度杂质扩散区域,系具有一11018atoms/cm3至11020atoms/cm3之杂质浓度,以及其通道区域之表面区域,系具有一11015atoms/cm3至11018atoms/cm3之杂质浓度。3.如申请专利范围第1或2项所述之半导体装置,其中之通道区域系与一电源相连接,而可调整或改变一电晶体之特性。4.如申请专利范围第1项所述之半导体装置,其中,在一ON状态中,有一偏压施加至其通道区域,藉以降低一临界电压之绝对値,以及在一OFF状态中,其通道区域系设定在一浮接状态,藉以降低一泄漏电流。5.如申请专利范围第1项所述之半导体装置,其中,在一OFF状态中,有一偏压施加至其通道区域,藉以降低一临界电流之绝对値,以及在一ON状态中,其通道区域系设定在一浮接状态,藉以降低上述之临界电压。6.如申请专利范围第1项所述之半导体装置,其中,彼等源极和汲极区域与埋入绝缘薄膜间之表面半导体层,系使完全空泛。7.如申请专利范围第1项所述之半导体装置,其系构成一CMOS电路。8.如申请专利范围第3项所述之半导体装置,其中该半导体装置的通道区域,系经由一装置绝缘区域下方所形成之高浓度杂质扩散区域,与彼等相邻之通道区域相连接,以及系在某一位置处连接至一电源。9.一种具有SOI结构之半导体装置的制造方法,此方法所包含之步骤有:i)在一基质上面,形成一埋入绝缘薄膜和一第一导电型表面半导体层,以及在该表面半导体层上面,形成一闸极绝缘薄膜和一闸极电极;ii)使用该闸极电极做为一光罩,植入第二导电型杂质离子,以形成彼等第二导电型源极和汲极区域;以及iii)使用该闸极电极做为一光罩,使第二导电型杂质离子植入更深,以降低上述第二导电型源极和汲极区域下方之第一导电型表面半导体层的第一导电型杂质浓度,因而形成一第一导电型高浓度杂质扩散区域,其即彼等第二导电型源极和汲极区域间之第一导电型通道区域,以及系邻接上述之埋入绝缘薄膜,而上述之第一导电型杂质浓度,系较上述通道区域之表面内者为高。10.如申请专利范围第9项所述具有SOI结构之半导体装置的制造方法,其中,在步骤i)中形成彼等闸极绝缘薄膜和闸极电极前,上述之第二导电型杂质,系仅植入进上述第一导电型表面半导体层之表面,藉以降低该表面之第一导电型杂质浓度。11.如申请专利范围第9项所述具有SOI结构之半导体装置的制造方法,其中之第二导电型杂质离子,系在步骤iii)中,施加一加速能量,使该第二导电型杂质离子,经由彼等闸极绝缘薄膜和闸极电极,到达上述表面半导体层之表面,而被植入。12.如申请专利范围第9项所述具有SOI结构之半导体装置的制造方法,其中,在步骤i)中之第一导电型表面半导体层,系包含低扩散之杂质。图式简单说明:第一图系一主要部分之示意横截面图,其可显示一依本发明所制具有一SOI结构之半导体装置的较佳实施例;第二图系一可显示第一图中之半导体装置之通道区域之深度方向上之杂质浓度之轮廓的例示图;第三图系一主要部分之示意横截面图,其可显示一依本发明所制具有一SOI结构之半导体装置构成一CMOS之情况的较佳实施例;第四图系一用以解释一依本发明所制具有一SOI结构之半导体装置之特性之Id-Vg曲线的例示图;第五图(a)、第五图(b)、和第五图(c),分别系一用以解释一依本发明所制具有一SOI结构之半导体装置之特性之MOSFET的平面图、横截面图、和电路;第六图系一可显示一井区电阻値和一井区接点与一MOSFET间之距离间的关系,而可用以解释一依本发明所制具有一SOI结构之半导体装置之特性的例示图;第七图(a)至第七图(c)系一主要部分之示意横截面图,其可解释一依本发明所制具有一SOI结构之半导体装置的制造程序;第八图系一主要部分之示意横截面图,其可显示一依本发明所制具有一SOI结构之半导体装置的另一较佳实施例;第九图系系一主要部分之示意横截面图,其可解释第八图中之半导体装置的制造程序;第十图系一主要部分之示意横截面图,其可显示一具有一SOI结构之传统式半导体装置;第十一图系一主要部分之示意横截面图,其可显示另一具有一SOI结构之传统式半导体装置;而第十二图则系一主要部分之示意横截面图,其可显示又一具有一SOI结构之传统式半导体装置。 |
