| 主权项 |
1.一种用来保护一半导体晶片之金属层的保护层,该半导体晶片表面包含有第一介电层,以及至少一金属层设于该第一介电层之上,该金属层两侧各设有一垂直侧边,该保护层包含有:一厚度大于750埃(angstrom, )的缓冲层设于该金属层以及第一介电层之上;一氮矽层设于该缓冲层之上;一涂布层设于该金属层之二垂直侧边的两侧并位于该氮矽层之上;一氮氧化矽(silicon-oxy-nitride, SiOxNy)层设于该确布层及金属层之上;以及一磷矽玻璃(phosphosilicate glass, PSG)层设于该氮氧化矽层上;其中该缓冲层系用来消除该金属层的伸张应力(tensile stress)以及该氮矽层的压缩应力(compressivestress),使该保护层能与金属层产生良好链结,以避免该保护层与该金属层的接合表面产生孔洞(void)。2.如申请专利范围第1项之保护层,其中该缓冲层包含有一氮化钛(titanium nitride)层,以及一矽氧层设于该氮化钛层上方。3.如申请专利范围第2项之保护层,其中该矽氧层系为一以低沈积速率之电浆化学气相沉积(plasma enhanced chemical vapor deposition, PECVD)方法所形成之电浆式氧化层(PE-Oxide)。4.如申请专利范围第2项之保护层,其中该氮化钛层另可用来做为定义该金属层之布局图案(layout pattern)的抗反射层(anti-reflection coating, ARC)。5.如申请专利范围第4项之保护层,其中该抗反射层之厚度系为350-1000埃的范围,而该矽氧层的厚度约为250-1000埃。6.如申请专利范围第1项之保护层,其中该氮矽层系由氮化矽(silicon nitride, SiN)所构成,其系以PECVD方法沈积而成为一具有低应力以及高UV(ultra-violet light)穿透率之电浆式氮化矽层(PEUV SIN)。7.如申请专利范围第1项之保护层,其中该涂布层系由一具流动性之旋涂式玻璃(spin-on-glass, SOG)所构成,用来降低该金属层两侧的坡度并使该半导体晶片表面平坦化。8.如申请专利范围第1项之保护层,其中该氮氧化矽层系以PECVD方法所沈积制成,用来避免后续之一湿蚀刻制程影响到该半导体晶片内部的各式元件。9.如申请专利范围第1项之保护层,其中该金属层系用来作为该半导体晶片之内部电路的电连接线或是该半导体晶片与外界电连接的金属接触垫(metal contact pad)。10.如申请专利范围第1项之保护层,其中该半导体晶片系用来制作一种用于可抹除且可程式之唯读记忆体(erasable and programmable read onlymemory, EPROM)。图式简单说明:第一图至第三图为习知制作EPROM之保护层的方法的示意图。第四图为本发明一种用来保护金属层的保护层的结构示意图。第五图和第六图为第四图所示之保护层的制程示意图。 |
