改良高功率半导体之夹击电阻的制造方法

摘要

本发明揭露一种高功率电晶体元件的制造方法，使用完全对准之多晶矽与井区植入技术，制造具有良好对称性的半导体元件，也就可以得到降低元件夹击电阻之效果，有效改善高功率半导体元件的效能。本发明之制造方法包含：在具有Ｎ型极性之半导体矽基材上形成第一磊晶矽层，并在该磊晶矽层上沉积一氧化层，以光罩定义出闸极位置后蚀刻部分的氧化层，然后利用传统之离子植入法轻掺杂Ｎ型杂质于闸极部位的磊晶矽层内，并利用炉管驱入将N型杂质热扩散进入该磊晶矽层内以降低夹击电阻。之后分别沉积另一氧化层及多晶矽层，并以化学机械式研磨(CMP)移除闸极区域以外的新形成氧化层及多晶矽层，在清除旧有的氧化层之后，重掺杂Ｎ井区为源极及轻掺杂Ｐ井区为基体层，并制作BPSG保护层、接触窗及导电连线。

主权项

1.一种在制作低夹击电阻之高功率半导体元件的方法,该方法至少包含:形成一第一矽层于一具有第一极性之半导体矽基材上;形成一第一氧化层于该第一矽层之上;形成、并图案化第一光罩层于该第一氧化层上,以定义出闸极区域;以图案化之该第一光罩层为罩幕,蚀刻该闸极区域中之该第一氧化层,而暴露出闸极区域之第一矽层;以图案化之该第一光罩层为罩幕,掺杂第一极性离子进入该闸极区域之该第一矽层中;移除该第一光罩层,以暴露出未蚀刻之该第一氧化层;以未蚀刻之该第一氧化层为罩幕,施以热处理,使该第一极性离子扩散;形成一薄第二氧化层于该第一氧化层与该闸极区域之该第一矽层之表面;形成一第二矽层于该第二氧化层之上,该第二矽层之厚度大于该第一氧化层;移除部分该第二矽层与该第二氧化层的上部,直至暴露出该第一氧化层;及以该第二矽层为罩幕,蚀刻该第二氧化层及该第一氧化层,形成具有该低夹击电阻之该闸极区域结构。2.如申请专利范围第1项所述之方法,其中上述具有第一极性之半导体矽基材为元件之汲极。3.如申请专利范围第1项所述之方法,其中上述之第一极性离子为N型。4.如申请专利篱围第1项所述之方法,其中上述之第一矽层之厚度约为104至106埃。5.如申请专利范围第1项所述之方法,其中上述之第一矽层为磊晶矽层。6.如申请专利范围第1项所述之方法,其中上述之第一氧化层之厚度约为103至104埃。7.如申请专利范围第1项所述之方法,其中上述之第二氧化层为闸极氧化层。8.如申请专利范围第1项所述之方法,其中上述之第二氧化层厚度约为102至103埃。9.如申请专利范围第1项所述之方法,其中上述之第二矽层为多晶矽层。10.如申请专利范围第1项所述之方法,其中上述之第一氧化层为二氧化矽。11.如申请专利范围第1项所述之方法,其中上述之第二氧化层为二氧化矽。12.如申请专利范围第1项所述之方法,其中上述移除该第二矽层及该第二氧化层之上部的方法为化学机械式研磨。13.如申请专利范围第1项所述之方法,其中上述蚀刻该第二氧化层及该第一氧化层之方法为非等向性蚀刻。14.一种在制作低夹击电阻之对称性高功率半导体的方法,该方法至少包含:形成一第一介电材料层于一具有第一极性之半导体矽基材上;形成一第二介电材料层于该第一介电材料层之上;形成、并图案化第一光罩层于该第二介电材料层上,以定义出闸极区域;以图案化之第一光罩层为罩幕,蚀刻该闸极区域中之该第二介电材料层,而暴露出闸极区域之第一介电材料层;以图案化之该第一光罩层为罩幕,掺杂第一极性离子进入该闸极区域之该第一介电材料层中;移除第一光罩层以暴露出未蚀刻之该第二介电材料层;以未蚀刻之该第二介电材料层为罩幕,施以热处理,使该第一极性离子扩散;形成一薄第三介电材料层于该第二介电材料层与该闸极区域之该第一介电材料层之表面;形成第四介电材料层于该第三介电材料层之上;移除该第四介电材料层与该第三介电材料层的上部,直至暴露出该第二介电材料层;及以该闸极区域之该第四介电材料层为罩幕,蚀刻该第三介电材料层及该第二介电材料层,形成具有该低夹击电阻之该闸极区域结构。15.如申请专利范围第14项所述之方法,其中上述具有第一极性之半导体矽基材为元件之汲极。16.如申请专利范围第14项所述之方法,其中上述之第一极性离子为N型。17.如申请专利范围第14项所述之方法,其中上述之第一介电材料层为磊晶矽层。18.如申请专利范围第14项所述之方法,其中上述之第一介电材料层之厚度约为104至106埃。19.如申请专利范围第14项所述之方法,其中上述之第二介电材料层之厚度约为103至104埃。20.如申请专利范围第14项所述之方法,其中上述之第二介电材料层为二氧化矽。21.如申请专利范围第14项所述之方法,其中上述之第三介电材料层厚度约为102至103埃。22.如申请专利范围第14项所述之方法,其中上述之第三介电材料层为二氧化矽。23.如申请专利范围第14项所述之方法,其中上述之第四介电材料层为多晶矽层。24.如申请专利范围第14项所述之方法,其中上述移除该第四介电材料层及该第三介电材料层之上部的方法为化学机械式研磨。25.如申请专利范围第14项所述之方法,其中上述蚀刻该第三介电材料层及该第二介电材料层之方法为非等向性蚀刻。图式简单说明:第一图为一剖面图,说明先前技术中高功率半导体元件的结构;第二图为一高功率半导体元件剖面图,说明本发明于N型基材上形成具有N型极性之磊晶矽层、氧化层及免案后的光阻层之步骤;第三图为一高功率半导体元件剖面图,说明本发明于以图案化后之光阻层为罩幕,进行N型杂质的掺杂;第四图为一高功率半导体元件剖面图,说明本发明于N型杂质掺杂及热扩散后,沈积第二氧化层及多晶矽层的步骤;第五图为一高功率半导体元件剖面图,说明本发明以CMP移除部分之多晶矽层与第二氧化层,直至第一氧化层之步骤;第六图为一高功率半导体元件剖面图,说明本发明以多晶矽层为罩幕蚀刻第一氧化层,以形成闸极结构之步骤;及第七图为一高功率半导体元件剖面图,说明完成本发明后续之植入基体区及源极区、制作保护层、接触窗及导电连线等制程后,完成之高功率半导体元件的结构;