| 主权项 |
1.一种金属化制程,至少包含:提供一半导体底材,该半导体底材具有一第一导电层于其上;形成一第一介电层,覆盖于该半导体底材,以至少盖住部份的该第一导电层上;形成一第二介电层,覆盖于该第一介电层上;形成一反反射层于该第二介电层上;形成一硬光罩层于该反反射层上;形成一第一光阻层,其具有一第一图案,覆盖于该硬光罩层上,继之以显影该光阻层;回蚀该硬光罩层,以已显影的该第一光阻层作为一蚀刻光罩,藉以转移该第一图案至该硬光罩层;除去已显影的该第一光阻层;形成一第二光阻层,故该第二光阻层体现一第二图案,其尺寸大于该第一图案且位在该第一图案上,是故当处理该第二光阻层时,其中该第一介电层与该第二介电层系藉该反反射层受到保护;蚀刻该反反射层,该第二介电层与该第一介电层,系藉使用该硬光罩层为一蚀刻罩;蚀刻该硬光罩层,该反反射层与该第二介电层,系藉使用该第二光阻层为一蚀刻罩,以形成一接触窗开口在该第二介电层与该第一介电层内,同时露出该第一导电层的表面;移去该第二光阻层,该硬光罩层与该反反射层;均匀地形成一第一阻障层于该侧壁上及该第二介电层与该第一介电层之已曝出的表面上,与该第一导电层的表面;均匀地形成一晶种层于该阻障层上;填满该接触窗开口及该线开口,系以一第二导电层完成;和平坦化该第二导电层直到该第二介电层曝出为止。2.如申请专利范围第1项之制程,其中上述第一介电层其介电常数约为<3.5。3.如申请专利范围第1项之制程,其中上述第二介电层其介电常数约为<3.5。4.如申请专利范围第3项之制程,其中上述第一介电层对第二介电层的选择比约为>4。5.如申请专利范围第1项之制程,其中上述反反射层至少包含氮化钽。6.如申请专利范围第1项之制程,其中上述硬光罩层至少包含氮化矽。7.如申请专利范围第1项之制程,其中上述阻障层至少包含氮化钽。8.如申请专利范围第1项之制程,其中上述晶种层至少包含铜。9.如申请专利范围第1项之制程,其中上述第一导电层与该第二导电层至少包含铜金属。10.如申请专利范围第1项之制程,更包含形成一第二阻障层于该已平坦化的第二铜金属层与该第二介金属层的表面。11.一种以双镶嵌应用,藉低介电常数之介电材料形成铜金属内连线之方法:提供一半导体底材,该半导体底材具有一第一铜金属层于其上;形成一第一介电层,其介电常数约为<3.5,覆盖于该半导体底材以至少盖住部份的该第一铜金属层上;形成一第二介电层,其介电常数约为<3.5,覆盖于该第一介电层上;形成一反反射层于该第二介电层上;形成一硬光罩层于该反反射层上;形成一第一光阻层,其具有一内连线图案,覆盖于该硬光罩层上,继之以显影该光阻层;回蚀该硬光罩层,以该第一光阻层作为一蚀刻光罩,藉以转移该内连线图案至该硬光罩层;除去已显影的该第一光阻层;形成一第二光阻层,故该第二光阻层体现一线图案,位在该内连线图案上,其中该第一介电层对于该第二介电层的选择性足够大,是故当处理该光阻层时,该第一介电层与该第二介电层系藉该反反射层受到保护;蚀刻该反反射层,该第二介电层与该第一介电层,系藉使用该硬光罩层为一蚀刻罩以形成一内连线开口在该第二介电层与该第一介电层内;移去该第二光阻层,该硬光罩层与该反反射层;均匀地形成一第一阻障层于该侧壁上及该第二介电层与该第一介电层之已曝出的表面上,与该第一铜金属层的表面;均匀地形成一晶种层于该阻障层上;填满该内连线开口及该线开口,系以一第二铜金属层完成;和平坦化该第二铜金属层直到该第二介电层曝出为止。12.如申请专利范围第11项之方法,其中上述第二介电层其介电常数至少包含<3.5。13.如申请专利范围第11项之方法,其中上述第一介电层对第二介电层的选择比约为>4。14.如申请专利范围第11项之方法,其中上述反反射层至少包含氮化钽。15.如申请专利范围第11项之方法,其中上述硬光罩层至少包含氮化矽。16.如申请专利范围第11项之方法,其中上述阻障层至少包含氮化钽。17.如申请专利范围第11项之方法,其中上述晶种层至少包含铜。18.如申请专利范围第11项之方法,更包含形成一第二阻障层于该已平坦化的第二铜金属层与该第二介金属层的表面。图式简单说明:第一图A至第一图M为本发明之实施例剖面图。 |
