| 主权项 |
1.一种制造半导体记忆单元之电容器的方法,包括:提供一半导体基底;形成深沟槽于该半导体基底内;于该深沟槽的侧壁与底部形成第一绝缘层;去除该深沟槽开口部份的第一绝缘层;于该第一绝缘层表面形成第二绝缘层,该第二绝缘层并覆盖部分该深沟槽的侧壁;于该第二绝缘层表面形成掺杂质绝缘层;形成第三绝缘层覆盖该垫层表面并延伸到该深沟槽内,覆盖该深沟槽的侧壁与该掺杂质绝缘层与外露之第二绝缘层表面;将该掺杂质绝缘层内之杂质离子驱入该第二绝缘层,形成电容器下电极板;去除该第三绝缘层与该掺杂质绝缘层;形成介电层于该电容器下电极板之表面;以及形成电容器上电极板于该介电层之表面。2.如申请专利范围第1项所述之方法,其中形成之该半导体基底系P型矽基底。3.如申请专利范围第1项所述之方法,其中该第一绝缘层是由氧化矽层或氮化矽层所组成。4.如申请专利范围第1项所述之方法,其中该第一绝缘层的厚度介于50-400埃。5.如申请专利范围第1项所述之方法,其中该第二绝缘层是由磊晶矽、矽锗或非晶矽所组成。6.如申请专利范围第1项所述之方法,其中该第二绝缘层的厚度介于50-1000埃。7.如申请专利范围第1项所述之方法,其中该第二绝缘层的顶部高于第二绝缘层的顶部至少约1000埃。8.如申请专利范围第1项所述之方法,其中该掺杂质绝缘层系由含磷或砷的矽玻璃层所组成。9.如申请专利范围第1项所述之方法,其中该掺杂质绝缘层的厚度介于50-500埃。10.如申请专利范围第1项所述之方法,其中该第三绝缘层是由无掺杂质矽玻璃层(NSG)、高密度电浆氧化物层(HDPOxide)或四乙氧基矽酸盐层(TEOS)所构成。11.如申请专利范围第1项所在之方法,其中该第三绝缘层的厚度介于50-500埃。12.一种制造半导体记忆单元之电容器的方法,包括:提供一半导体基底;于该半导体基底表面形成垫层;于该垫层表面形成第一遮蔽层;定义该第一遮蔽层;以该第一遮蔽层做为遮蔽罩幕,依序去除前述之部分垫层及部分该半导体基底,形成深沟槽;以该垫层作为蚀刻停止层,去除该第一遮蔽层;于该深沟槽的侧壁与底部形成第一绝缘层;去除该深沟槽开口部份的第一绝缘层;涂布光阻并填满该深沟槽;去除该垫层表面与该深沟槽内的部份光阻;去除该深沟槽内之光阻以上的第一绝缘层;去除该光阻;形成第二绝缘层覆盖该基层表面并延伸到该深沟槽内,并覆盖该深沟槽的侧壁与该第一绝缘层表面;涂布光阻并填满该深沟槽;去除该垫层表面与该深沟槽内的部份光阻;去除该深沟槽内之光阻上的第二绝缘层,使该第二绝缘层覆盖部分该深沟槽的侧壁;去除该光阻;形成掺杂质绝缘层覆盖该垫层表面并延伸到该深沟槽内,并覆盖该深沟槽的侧壁与该第二绝缘层表面;涂布一层光阻并填满该深沟槽;去除该垫层表面与该深沟槽内的部份光阻;去除该深沟槽内之光阻上的掺杂质绝缘层;去除该光阻;形成第三绝缘层覆盖该垫层表面并延伸到该深沟槽内,并覆盖该深沟槽的侧壁与该掺杂质绝缘层与外露之第二绝缘层表面;将该掺杂质绝缘层内之杂质离子驱入该第二绝缘层,形成电容器下电极板;去除该第三绝缘层与该掺杂质绝缘层;形成介电层于该电容器下电极板之表面;以及形成电容器上电极板于该介电层之表面。13.如申请专利范围第12项所述之方法,其中形成之半导体基底系P型矽基底。14.如申请专利范围第12项所述之方法,其中该第一绝缘层是由氧化矽层或氮化矽层所组成。15.如申请专利范围第12项所述之方法,其中该第一绝缘层的厚度介于50-400埃。16.如申请专利范围第12项所述之方法,其中该第二绝缘层是由磊晶矽、矽锗或非晶矽所组成。17.如申请专利范围第12项所述之方法,其中该第二绝缘层的厚度介于50-1000埃。18.申请专利范围第12项所述之方法,其中该第二绝缘层的顶部要高于第二绝缘层的顶部至少1000埃。19.如申请专利范围第12项所述之方法,其中该掺杂质绝缘层系由含磷或砷的矽玻璃层所组成。20.如申请专利范围第12项所述之方法,其中该掺杂质绝缘层的厚度介于50-500埃。21.如申请专利范围第12项所述之方法,其中该第三绝缘层是由无掺杂质矽玻璃层(NSG)、高密度电浆氧化物层(HDP Oxide)或四乙氧基矽酸盐层(TEOS)所构成。22.如申请专利范围第12项所述之方法,其中该第三绝缘层的厚度介于50-500埃。图式简单说明:第一A-一E图系显示习知制造半导体记忆单元电容器之方法。第一F图为以习知技术制造半导体记忆单元电容器时于深沟槽112侧壁形成侧壁袋(side wall pocket)160的剖面图。第二A-二G图系显示一种本发明制造半导体记忆单元电容器之方法。 |
