| 主权项 |
1.一种半导体装置,具备:半导体基板,在主面形成半导体元件;第一图案,形成于该主面或该主面上的任意层;以及第二图案,形成于该第一图案的上层,其中该第一图案包含虚拟图案,该第二图案包含成为光学图案识别对象的图案,该成为光学图案识别对象的图案系内包于该虚拟图案的平面形状内所形成。2.如申请专利范围第1项所述之半导体装置,其中该第一图案包含具有比该虚拟图案还小的面积之其他虚拟图案。3.如申请专利范围第2项所述之半导体装置,其中该虚拟图案以及其他虚拟图案系形成于划片区域。4.如申请专利范围第2项所述之半导体装置,其中该其他虚拟图案系形成于制品区域以及划片区域。5.如申请专利范围第1项所述之半导体装置,其中该虚拟图案系以该成为光学图案识别对象的图案周边之图案配置禁止区域以上的面积来形成。6.如申请专利范围第5项所述之半导体装置,其中该第一图案具有与该半导体元件设计法则相同等级的加工尺寸,且包含具有比该虚拟图案的面积还小的其他虚拟图案,该图案配置禁止区域未配置该其他虚拟图案。7.如申请专利范围第6项所述之半导体装置,其中该虚拟图案系形成于半导体晶圆的划片区域,该其他虚拟图案系形成于该半导体晶圆的制品区域以及划片区域。8.一种半导体装置,具备:半导体基板,在主面形成半导体元件;第一图案,形成于该主面或该主面上的任意层;以及第二图案,形成于该第一图案的上层,其中该第一图案包含第一虚拟图案,该第二图案包含具有与该第一虚拟图案相同设计尺寸的图案间距以及图案宽度的第二虚拟图案,该第二虚拟图案在其平面位置中,系形成于该第一虚拟图案的间隙上。9.如申请专利范围第8项所述之半导体装置,其中该第二虚拟图案的任意端边在其平面位置中,系与该第一虚拟图案重叠来形成。10.如申请专利范围第8项所述之半导体装置,其中该第一虚拟图案与该第二虚拟图案在其平面位置中,仅错开间距的一半之距离。11.如申请专利范围第8项所述之半导体装置,其中该第一图案更包含具有比该第一虚拟图案还大的面积之其他虚拟图案,该第二图案更包含成为光学图案识别对象的图案,该成为光学图案识别对象的图案系内包于该其他虚拟图案的平面形状内所形成。12.如申请专利范围第11项所述之半导体装置,其中该其他虚拟图案系以该成为光学图案识别对象的图案周边之图案配置禁止区域以上的面积来形成,该图案配置禁止区域未配置该第一虚拟图案。13.如申请专利范围第11项所述之半导体装置,其中该其他虚拟图案系形成于半导体晶圆的划片区域,该第一以及第二虚拟图案系形成于该半导体晶圆的制品区域以及划片区域。14.如申请专利范围第1项所述之半导体装置,其中该第一图案系形成于该主面的主动区域图案,该第二图案系形成于与构成该半导体元件的闸电极同层的图案。15.一种半导体装置的制造方法,具备:(a)在半导体基板的主面上或该主面上的任意构件层上,形成包含虚拟图案的第一图案之工程;(b)在形成该第一图案的该主面上或在已形成图案的该第一图案之构件上沉积绝缘膜,对该绝缘膜实施研磨进行表面平坦化之工程;以及(c)在该已平坦化的表面上层,形成包含成为光学图案识别对象的图案之第二图案之工程,其中该成为光学图案识别对象的图案系内包于该虚拟图案的平面形状内来形成。16.如申请专利范围第15项所述之半导体装置的制造方法,其中更具备光学性地检测该成为光学图案识别对象的图案,进行该半导体基板的对位之工程。17.一种半导体装置的制造方法,具备:(a)在半导体基板的主面上或该主面上的任意构件层上,形成包含虚拟图案的第一图案之工程;(b)在该第一图案的上层,形成包含成为光学图案识别对象的图案之第二图案的工程;以及(c)光学性地检测该成为光学图案识别对象的图案,进行该半导体基板的对位之工程,其中该成为光学图案识别对象的图案系内包于该虚拟图案的平面形状内来形成。18.如申请专利范围第15项所述之半导体装置的制造方法,其中该虚拟图案系以该成为该光学图案识别对象的图案周边之图案配置禁止区域以上的面积来形成。19.如申请专利范围第15项所述之半导体装置的制造方法,其中该第二图案更包含第一虚拟图案,该第二图案更包含具有与该第一虚拟图案相同设计尺寸的图案间距以及图案宽度的第二虚拟图案,该第二虚拟图案在其平面位置中,系形成于该第二虚拟图案的间隙上。20.如申请专利范围第19项所述之半导体装置的制造方法,其中具备:第一构成,该第二虚拟图案的任意端边在其平面位置中,系与该第一虚拟图案重叠来形成;以及第二构成,该第一虚拟图案与该第二虚拟图案在其平面位置中,仅错开间距的一半之距离来形成,之任意的构成。21.如申请专利范围第15项所述之半导体装置的制造方法,其中该虚拟图案系形成于半导体晶圆的划片区域,该第一以及第二虚拟图案系形成于该半导体晶圆的制品区域以及划片区域。22.如申请专利范围第15项所述之半导体装置的制造方法,其中转移该第一图案的构件为半导体基板,转移该第二图案而形成的构件为闸电极。23.如申请专利范围第8项所述之半导体装置,其中该第一图案系形成于该主面的主动区域图案,该第二图案系形成于与构成该半导体元件的闸电极同层的图案。24.如申请专利范围第17项所述之半导体装置的制造方法,其中该虚拟图案系以该成为光学图案识别对象的图案周边之图案配置禁止区域以上的面积来形成。25.如申请专利范围第17项所述之半导体装置的制造方法,其中该第一图案更包含第一虚拟图案,该第二图案更包含具有与该第一虚拟图案相同设计尺寸的图案间距以及图案宽度的第二虚拟图案,该第二虚拟图案在其平面位置中,系形成于该第一虚拟图案的间隙上。26.如申请专利范围第17项所述之半导体装置的制造方法,其中该虚拟图案系形成于半导体晶圆的划片区域,该第一以及第二虚拟图案系形成于该半导体晶圆的制品区域以及划片区域。27.如申请专利范围第17项所述之半导体装置的制造方法,其中转移该第一图案的构件为半导体基板,转移该第二图案而形成的构件为闸电极。28.如申请专利范围第25项所述之半导体装置的制造方法,其中具备:第一构成,该第二虚拟图案的任意端边在其平面位置中,系与该第一虚拟图案重叠来形成;以及第二构成,该第一虚拟图案与该第二虚拟图案在其平面位置中,仅错开间距的一半之距离来形成,之任意的构成。图式简单说明:图1系显示用于本发明之一实施形态之半导体装置的制造的矽晶圆之俯视图。图2系扩大实施形态的晶圆的晶片部分所显示的俯视图。图3系显示包含划片区域的晶片之端部区域的俯视图。图4系扩大晶片的制品区域所显示的俯视图。图5(a)、图5(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图6(a)、图6(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图7(a)、图7(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图8(a)、图8(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图9(a)、图9(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图10(a)、图10(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图11(a)、图11(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图12(a)、图12(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图13(a)、图13(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图14(a)、图14(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图15(a)、图15(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图16(a)、图16(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图17系显示实施形态之半导体装置的制造方法的一例于工程顺序之俯视图。图18系图17的扩大俯视图。图19(a)、图19(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图20(a)、图20(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图21(a)、图21(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图22(a)、图22(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图23(a)、图23(b)系显示实施形态之半导体装置的制造方法的一例于工程顺序之剖面图。图24系显示实施形态之半导体装置的制造方法的一例于工程顺序之俯视图。图25系显示实施形态之半导体装置的其他例之扩大俯视图。图26系显示实施形态之半导体装置的其他例之扩大俯视图。图27系显示实施形态之半导体装置的再其他例之扩大俯视图。图28系显示实施形态之半导体装置的再其他例之扩大俯视图。 |
