| 主权项 |
1.一种LDMOS功率电晶体封装,包含:一传导性凸缘当作相对接地;一半导体晶粒附加到凸缘,并且具有许多电极在其上形成,电极具有个别输入与输出端点;一输入导线与凸缘电气隔绝;以及一输入匹配电容器附加到凸缘,此输入匹配电容器具有一第一端点电气耦合到输入导线以及一第二端点电气耦合到电极输入端点,其中第一与第二电容器端点藉由一介电质层自接地凸缘分开,其第一端点透过电阻性路径电气耦合到第二端点。2.如申请专利范围第1项之LDMOS功率电晶体封装,其中第一电容器端点实质上小于第二电容器端点,并且对输入匹配电容器整个电容値的贡献可以忽略。3.如申请专利范围第1项之LDMOS功率电晶体封装,其中第二电容器端点实质上小于第一电容器端点,并且对输入匹配电容器整个电容値的贡献可以忽略。4.如申请专利范围第1项之LDMOS功率电晶体封装,其中电阻性路径包含一扩散层于输入匹配电容器之介电质层中形成。5.如申请专利范围第1项之LDMOS功率电晶体封装,其中电阻性路径放置在第一与第二端点之间输入匹配电容器的介电质层中。6.如申请专利范围第1项之LDMOS功率电晶体封装,其中输入匹配电容器为电气传导性路径许多匹配电容之一,其耦合输入导线至电极输入端点。7.如申请专利范围第1项之LDMOS功率电晶体封装,其中介电质层材料为矽。8.一种LDMOS功率电晶体封装,包含:一传导性凸缘当作相对接地;一半导体晶粒附加到凸缘,并且具有许多电极在其上形成,电极具有个别输入(闸极)端点与输出(汲极)端点;一输入导线与凸缘电气隔绝;以及一输入匹配电容器附加到凸缘,此输入匹配电容器具有一第一端点电气耦合到输入导线以及一第二端点电气耦合到电极输入端点,其中第一与第二电容器端点藉由一介电质层自接地凸缘分开,其第一端点透过电阻性路径形成一共同闸极电阻器电气耦合到第二端点。9.如申请专利范围第8项之LDMOS功率电晶体封装,其中第一电容器端点实质上小于第二电容器端点,并且对输入匹配电容器整个电容値的贡献可以忽略。10.如申请专利范围第8项之LDMOS功率电晶体封装,其中第二电容器端点实质上小于第一电容器端点,并且对输入匹配电容器整个电容値的贡献可以忽略。11.如申请专利范围第8项之LDMOS功率电晶体封装,其中输入导线藉由许多第一束缚线耦合到第一电容器端点,以及第二电容器端点藉由许多第二束缚线耦合到电极输入端点。12.如申请专利范围第8项之LDMOS功率电晶体封装,其中电阻性路径包含一扩散层于输入匹配电容器之介电质层中形成。13.如申请专利范围第8项之LDMOS功率电晶体封装,其中电阻性路径放置在第一与第二端点之间输入匹配电容器的介电质层中。14.如申请专利范围第8项之LDMOS功率电晶体封装,其中输入匹配与电容器为电气传导性路径许多电容之一,其耦合输入导线至电极输入端点。15.一种LDMOS功率电晶体封装,包含:一传导性凸缘当作相对接地;一介电质视窗基板附加至凸缘,此基板形成一视窗暴露部分凸缘;一半导体晶粒附加至视窗基板中凸缘暴露部分,此晶粒具有许多电极在其上形成,电极包含个别输入(闸极)端点,输出(汲极)端点以及共同接地(源极)端点,接地端点电气性耦合至凸缘;以及一输入导线附加至视窗基板,此输入导线透过一包含一第一输入匹配电容器附加至凸缘之输入传输路径,而电气耦合至电极输入端点,此第一输入匹配电容器包含一第一端点透过输入传输路径第一部分电气耦合至输入导线,以及一第二端点透过输入传输路径第二部分电气耦合至输入导线,其中第一与第二端点藉由一介电质层与凸缘分开,而第一端点藉由电阻性路径在输入传输路径中形成一共同闸极电阻器,而电气耦合至第二端点。16.如申请专利范围第15项之LDMOS功率电晶体封装,更进一步包含一第二输入匹配电容器附加至凸缘,其中输入传输路径里,分别第一输入匹配电容器紧邻输入导线,以及第二输入匹配电容器紧邻电极输入端点。17.如申请专利范围第11项之LDMOS功率电晶体封装,更进一步包含一第二输入匹配电容器附加至凸缘,其中输入传输路径里,分别第一输入匹配电容器紧邻电极输入端点,以及第二输入匹配电容器紧邻输入导线。图式简单说明:图1为根据本发明所建构较佳LDMOS功率封装之上视图,包含一具有电阻器于其上形成之输入匹配电容器;图2为图1中输入匹配电容器之上视图;图3为图1中输入匹配电容器之部分切边侧视图;图4为图1中功率封装之简化示意图;图5为图1中功率封装之另一具体实施例上视图,包含许多输入匹配电容器;图6为图5中功率封装之简化示意图;图7为图1中功率封装之另一具体实施例上视图;图8为图7功率封装中具有共同电阻器之输入匹配电容器上视图;图9为图8中输入匹配电容器之部分切边侧视图;以及图10为图7中功率封装之简化示意图。 |
