| 主权项 |
1.一种使用单一涟漪进位加法器之进位选择加法器装置,系包含一涟漪进位加法器,一个加壹电路,一个多工器阵列,其中:该涟漪进位加法器系由最低位元进位输入为0的全加器串接而成;该加壹电路系将上述涟漪进位加法器之对应输出当作其对应输入,输出値为输入値加上1,加壹电路内部有一涟漪式传递信号链,显示是否找到从上述涟漪进位加法器之输出的最小位元开始数起,第一个为0的位元;该多工器阵列系以真正的最低位元进位选上述涟漪进位加法器或加壹电路的输出为答案;其特征在于该加壹电路取代传统最低位元进位输入为1的涟漪进位加法器,其涟漪式传递信号链依序从最小位元开始,找上述最低位元进位输入为0的涟漪进位加法器输出中,第一个为0的位元,将含该位元之前的所有位元皆变成补数,而其余位元不变,做为加壹电路的输出。2.如申请专利范围第1项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该加壹电路的最低位元输出为其最低位元输入之反相。3.如申请专利范围第2项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该加壹电路的涟漪式传递信号链系由次低位元起,其涟漪式传递信号链之输入为涟漪进位加法器最低位元输出,该涟漪式传递信号链系由每级的一个二输入及(AND)闸串接而成,其一输入为涟漪进位加法器对应位元的输出,另一输入为前级涟漪式传递信号链的输出。4.如申请专利范围第3项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该加壹电路的输出为该级涟漪式传递信号链的输入所控制之多工器输出,该多工器之0输入为涟漪进位加法器对应位元的输出;该多工器之1输入为该级涟漪式传递信号链的的反相输出。5.如申请专利范围第3项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该加壹电路的输出为该级涟漪式传递信号链的输入和涟漪进位加法器对应位元的输出做互斥或(exclusive-or)运算。6.如申请专利范围第2项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该加壹电路的涟漪式传递信号链系由次低位元起,其涟漪式传递信号链之输入为涟漪进位加法器最低位元反相输出,该涟漪式传递信号链系由每级的一个二输入或(OR)闸串接而成,其一输入为涟漪进位加法器对应位元的反相输出,另一输入为前级涟漪式传递信号链的输出。7.如申请专利范围第2项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该加壹电路的涟漪式传递信号链系由次低位元起,其涟漪式传递信号链之输入为涟漪进位加法器最低位元反相输出,该涟漪式传递信号链系由每级的一个二输入反及(NAND)闸串接而成,其一输入为涟漪进位加法器对应位元的输出,另一输入为前级涟漪式传递信号链的反相输出。8.如申请专利范围第6或第7项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该加壹电路的输出为该级涟漪式传递信号链的输入所控制之多工器输出,该多工器之1输入为涟漪进位加法器对应位元的输出;该多工器之0输入为该级涟漪式传递信号链的的输出。9.如申请专利范围第6或第7项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该加壹电路的输出为该级涟漪式传递信号链的输入和涟漪进位加法器对应位元的输出做互斥反或(exclusive-nor)运算。10.一种使用单一涟漪进位加法器之进位选择加法器装置,系包含一涟漪进位加法器,一个减壹电路,一个多工器阵列,其中:该涟漪进位加法器系由最低位元进位输入为1的全加器串接而成;该减壹电路系将上述涟漪进位加法器之对应输出当作其对应输入,输出値为输入値减少1,减壹电路内部有一涟漪式传递信号链,显示是否找到从上述涟漪进位加法器之输出的最小位元开始数起,第一个为1的位元;该多工器阵列系以真正的最低位元进位选上述涟漪进位加法器或减壹电路的输出为答案;其特征在于该减壹电路取代传统最低位元进位输入为0的涟漪进位加法器,其涟漪式传递信号链依序从最小位元开始,找上述最低位元进位输入为1的涟漪进位加法器输出中,第一个为1的位元,将含该位元之前的所有位元皆变成补数,而其余位元不变,做为减壹电路的输出。11.如申请专利范围第10项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该减壹电路的最低位元输出为其最低位元输入之反相。12.如申请专利范围第11项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该减壹电路的涟漪式传递信号链系由次低位元起,其涟漪式传递信号链之输入为涟漪进位加法器最低位元输出,该涟漪式传递信号链系由每级的一个二输入或(OR)闸串接而成,其一输入为涟漪进位加法器对应位元的输出,另一输入为前级涟漪式传递信号链的输出。13.如申请专利范围第12项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该减壹电路的输出为该级涟漪式传递信号链的输入所控制之多工器输出,该多工器之1输入为涟漪进位加法器对应位元的输出;该多工器之0输入为该级涟漪式传递信号链的反相输出。14.如申请专利范围第12项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该减壹电路的输出为该级涟漪式传递信号链的输入和涟漪进位加法器对应位元的输出做互斥反或(exclusive-nor)运算。15.如申请专利范围第11项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该减壹电路的涟漪式传递信号链系由次低位元起,其涟漪式传递信号链之输入为涟漪进位加法器最低位元反相输出,该涟漪式传递信号链系由每级的一个二输入反或(NOR)闸串接而成,其一输入为涟漪进位加法器对应位元的输出,另一输入为前级涟漪式传递信号链的反相输出。16.如申请专利范围第11项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该减壹电路的涟漪式传递信号链系由次低位元起,其涟漪式传递信号链之输入为涟漪进位加法器最低位元反相输出,该涟漪式传递信号链系由每级的一个二输入及(AND)闸串接而成,其一输入为涟漪进位加法器对应位元的反相输出,另一输入为前级涟漪式传递信号链的输出。17.如申请专利范围第15或第16项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该减壹电路的输出为该级涟漪式传递信号链的输入所控制之多工器输出,该多工器之0输入为涟漪进位加法器对应位元的输出;该多工器之1输入为该级涟漪式传递信号链的的输出。18.如申请专利范围第15或第16项所述使用单一涟漪进位加法器之进位选择加法器装置,其中该减壹电路的输出为该级涟漪式传递信号链的输入和涟漪进位加法器对应位元的输出做互斥或(exclusive-or)运算。图式简单说明:第一图为习知进位选择加法器装置之一前案电路图。第二图为本创作「使用单一涟漪进位加法器之进位选择加法器衆装置」之加壹电路实施例。第三图为本创作「使用单一涟漪进位加法器之进位选择加法器衆装置」之加壹电路第一实施例。第四图为本创作「使用单一涟漪进位加法器之进位选择加法器衆装置」之加壹电路第二实施例。第五图为本创作「使用单一涟漪进位加法器之进位选择加法器衆装置」之减壹电路第一实施例。第六图为本创作「使用单一涟漪进位加法器之进位选择加法器衆装置」之减壹电路第二实施例。第七图为本创作「使用单一涟漪进位加法器之进位选择加法器衆装置」与习知进位选择加法器装置之比较表。 |
