| 主权项 |
1.一种静电放电(electrostatic discharge, ESD)防护电路,适用于一积体电路(integrated circuit)中,包含有:一主要放电元件,具有一控制端;一ESD侦测电路,包含有:串联之一电容与一第一电阻,耦接至该控制端与该IC的一第一接合焊垫之间;一第二电阻,耦接于该控制端与该IC之一第二接合焊垫之间;于正常操作时,该主要放电元件系为关闭状态,于一ESD事件时,该ESD侦测电路用以触发该主要放电元件。2.如申请专利范围第1项之ESD防护电路,其中,该主要放电元件系为一N型金氧半电晶体(metal-oxide-semiconductor, MOS),耦接于该第一接合焊垫与该第二接合焊垫之间。3.如申请专利范围第2项之ESD防护电路,其中,于该正常操作时,该第一接合焊垫之一第一操作电压,系高于该第二接合焊垫之一第二操作电压。4.如申请专利范围第2项之ESD防护电路,其中,该第一接合焊垫系为一输出入埠,该第二接合焊垫系作为一VSS电源。5.如申请专利范围第2项之ESD防护电路,其中,该第一接合焊垫系作为一VDD电源线,该第二接合焊垫系作为一VSS电源。6.如申请专利范围第1项之ESD防护电路,其中,该主要放电元件系为一P型MOS,耦接于该第一接合焊垫与该第二接合焊垫之间。7.如申请专利范围第6项之ESD防护电路,其中,于该正常操作时,该第一接合焊垫之一第一操作电压,系低于该第二接合焊垫之一第二操作电压。8.如申请专利范围第6项之ESD防护电路,其中,该第一接合焊垫系为一输出入埠,该第二接合焊垫系作为一VDD电源。9.如申请专利范围第2项之ESD防护电路,其中,该第一接合焊垫系作为一VSS电源线,该第二接合焊垫系作为一VDD电源。10.如申请专利范围第1项之ESD防护电路,其中,该ESD防护电路系作为一输出入埠中之一初级ESD防护电路(primaryESD protection circuit)。11.如申请专利范围第1项之ESD防护电路,其中,该ESD防护电路系作为一输出入埠中之一次级ESD防护电路(secondary ESD protection circuit),透过一缓冲电阻耦接至该第一接合焊垫或是该第二接合焊垫之一者。12.一种ESD防护电路,耦接于一积体电路之一第一接合焊垫与一第二接合焊垫之间,包含有:一主要放电元件,耦接于该第一接合焊垫与该第二接合焊垫之间,具有一控制端;一ESD侦测电路,耦接至该第一接合焊垫、该第二接合焊垫以及该控制端,至少包含有串联之一第一电阻以及一第二电阻,其中,于正常操作时,该分压电路关闭该主要放电元件,于ESD事件时,该分压电路触发该主要放电元件,以释放ESD电流。13.如申请专利范围第12项之ESD防护电路,其中,该ESD侦测电路包含有一电容,用以区隔该ESD事件与该正常操作。14.如申请专利范围第13项之ESD防护电路,其中,该第一电阻与该电容串接于该第一接合焊垫与该控制端之间,而该该第二电阻耦接于该控制端与该第二接合焊垫之间。15.如申请专利范围第12项之ESD防护电路,其中,该主要放电元件系为一N型MOS,耦接于该第一接合焊垫与该第二接合焊垫之间。16.如申请专利范围第15项之ESD防护电路,其中,于该正常操作时,该第一接合焊垫之一第一操作电压,系低于该第二接合焊垫之一第二操作电压。17.如申请专利范围第12项之ESD防护电路,其中,该主要放电元件系为一P型MOS,耦接于该第一接合焊垫与该第二接合焊垫之间。18.如申请专利范围第17项之ESD防护电路,其中,于该正常操作时,该第一接合焊垫之一第一操作电压,系高于该第二接合焊垫之一第二操作电压。图式简单说明:第1图为一习知用在积体电路的ESD防护电路;第2图为第1图中的NESD之闸极加上一固定电压的示意图;第3图为闸极电压与ESD耐受力的关系图;第4图为一依据本发明、具有NMOS的ESD防护电路;第5图为一依据本发明、具有PMOS的ESD防护电路;第6图显示了第4图中的NESD在闸极偏压为VGopt时的电压电流曲线;第7图为将本发明运用于一二级式ESD防护电路的示意图;第8图为依据本发明,运用NMOS之电源线间箝制电路;以及第9图为依据本发明,运用NMOS之电源线间箝制电路。 |
