| 主权项 |
1.一种半导体快闪记忆胞的制造方法,包括下列步骤:产生包括上氧化物部之隔离形成区;邻接于该隔离形成区生长穿隧氧化层;沉积第一多晶矽层;遮蔽及蚀刻该第一多晶矽层之一部分;沉积第二多晶矽层,并在其上施行覆盖式回蚀刻步骤;在该第一多晶矽层上和该第二多晶矽层之其余部分上形成氧化物/氮化物/氧化物层;沉积第三多晶矽层;以及在该第三多晶矽层上沉积矽化物层。2.如申请专利范围第1项之方法,其中产生隔离形成区和上氧化物部分之该步骤包括分离地形成该隔离区,然后在该隔离区上形成上氧化物。3.如申请专利范围第2项之方法,其中该上氧化物包括化学蒸汽所沉积之氧化物。4.如申请专利范围第1项之方法,其中该隔离形成区系从包含有局部氧化矽(LOCOS)和浅沟隔离层(STI)的群组中所选取。5.如申请专利范围第1项之方法,其中该上氧化物包括氧化矽。6.如申请专利范围第1项之方法,其中该遮蔽及蚀刻该第一多晶矽层之步骤可使得在其中形成通道。7.如申请专利范围第6项之方法,其中该氧化物/氮化物/氧化物层涂敷该通道。8.如申请专利范围第1项之方法,其中施行覆盖式回蚀刻该第二多晶矽层之该步骤,可使得形成相连于该第一多晶矽层之间隔部。9.如申请专利范围第1项之方法,其中该矽化物层系从包含WSi、TiSi、和CoSi的群组中所选取。10.如申请专利范围第1项之方法,其中该氧化物/氮化物/氧化物层包括氧化物、矽之氮化物、和其他的氧化物。11.一种半导体快闪记忆胞的制品,包括:矽基板;隔离形成层,包括上氧化物部;穿隧氧化物,系邻近于该隔离形成层而生成;第一多晶矽层,具有通道可到达该上氧化物部;多晶矽的间隔部,系沿着该通道的至少一部分而生成,并与该第一多晶矽层相连;氧化物/氮化物/氧化物,系沉积在该第一多晶矽层、该间隔部、以及该上氧化物部上而成;以及第二多晶矽层和位于其上之矽化物层。12.如申请专利范围第11项之制品,其中该上氧化物部包括化学蒸汽所沉积之氧化物。13.如申请专利范围第11项之制品,其中该隔离形成层系从包含有局部氧化矽(LOCOS)和浅沟隔离层(STI)的群组中所选取。14.如申请专利范围第11项之制品,其中该上氧化物部包括氧化矽。15.如申请专利范围第11项之制品,其中该氧化物/氮化物/氧化物层包括矽之化合物。16.如申请专利范围第11项之制品,其中该矽化物层系从包含WSi、TiSi、和CoSi的群组中所选取。图式简单说明:第1A图系用来说明半导体快闪记忆胞和电容耦合特征的习知配置方式之图式;第1B图系用来说明如第1A图之习知快闪记忆胞的分层结构的详细图;第2图系用来说明藉由STI的习知方法来产生绝缘体之图式;第3图系用来说明在氧化物沈积、以及遮蔽和蚀刻该氧化物层后的装置结构之图式;第4图系用来说明在poly1的另一次沈积和一次覆盖式蚀回步骤后之装置结构之图式;第5图系用来说明以如第4图的步骤来产生poly1间隔后之装置结构的图式;及第6图系用来说明在ONO随着poly2和矽化物沈积而生成后之装置结构的图式。 |
