半导体装置、非挥发性半导体记忆装置及其等之制造方法

摘要

本发明之目的在于提供一种半导体装置，其可藉由简化制程而减低制造成本，同时具有可控制高电压之电流的半导体元件。该半导体装置之解决手段系具备有第一及第二之半导体元件，其中，第一半导体元件，包含有形成于基板(1)上的下层电极(13ba、13bb、13bc、13bd、13ab、13cb)；形成于下层电极上的中间绝缘膜(15)；以及形成于绝缘膜(15)上的上部电极(16a~16d)。第二半导体元件(26、27)，系包含有形成于基板(1)上且由与中间绝缘膜(15)为同一层所构成的闸极绝缘膜(15)；以及形成于闸极绝缘膜(15)上的闸极(16e、16f)。

主权项

1.一种半导体装置,其系具备有第一及第二之半导体元件者,上述第一半导体元件,系包含有:形成于基板上的下层电极;形成于上述下层电极上的中间绝缘膜;以及形成于上述绝缘膜上的上部电极;上述第二半导体元件,系包含有:形成于上述基板上且由与上述中间绝缘膜同一层所构成的闸极绝缘膜;以及形成于上述闸极绝缘膜上的闸极。2.如申请专利范围第1项之半导体装置,其中,上述第一半导体元件,更包含有形成于上述下层电极下的下部绝缘膜,上述中间绝缘膜及上述闸极绝缘膜系具有比上述下部绝缘膜还厚的膜厚。3.如申请专利范围第1项之半导体装置,其中,上述中间绝缘膜及上述闸极绝缘膜系由复数个绝缘膜部分所构成。4.如申请专利范围第3项之半导体装置,其中,上述复数个绝缘膜部分,系包含有:氧化膜;配置于上述氧化膜上的氮化膜;以及配置于上述氮化膜上的上层氧化膜。5.一种非挥发性半导体记忆装置,其系具备有记忆体元件及周边电路元件者,上述记忆体元件,系包含有:形成于基板上的浮动闸电极;形成于上述浮动闸电极上的中间绝缘膜;以及形成于上述中间绝缘膜上的控制闸电极;上述周边电路元件,系包含有:形成于上述基板上且由与上述中间绝缘膜同一层所构成的闸极绝缘膜;以及形成于上述闸极绝缘膜上的闸极。6.如申请专利范围第5项之非挥发性半导体记忆装置,其中,上述记忆体元件,更包含有形成于上述浮动闸电极下的隧道绝缘膜,上述中间绝缘膜及上述闸极绝缘膜系具有比上述隧道绝缘膜还厚的膜厚。7.如申请专利范围第5项之非挥发性半导体记忆装置,其中,上述中间绝缘膜及上述闸极绝缘膜系由复数个绝缘膜部分所构成。8.如申请专利范围第7项之非挥发性半导体记忆装置,其中,上述复数个绝缘膜部分,系包含有:氧化膜;配置于上述氧化膜上的氮化膜;以及配置于上述氮化膜上的上层氧化膜。9.一种半导体装置之制造方法,其系具备有第一及第二之半导体元件,该半导体装置之制造方法系包含有:在基板上,于形成上述第一及第二之半导体元件之区域中形成上述第一半导体元件的区域上,形成有下层电极的步骤;形成绝缘膜之步骤,该绝缘膜系从形成上述第一半导体元件之区域的上述下层电极上,延伸至形成上述第二半导体元件之区域的上述基板上;在上述绝缘膜上形成导电体膜的步骤;在上述导电体膜上形成光阻膜的步骤;以及将上述光阻膜当作罩幕,利用蚀刻法局部去除上述导电体膜,藉以在形成上述第一半导体元件之区域上形成位于上述绝缘膜上的上层电极、及在形成上述第二半导体元件之区域上形成位于上述绝缘膜上的闸极之步骤。10.如申请专利范围第9项之半导体装置之制造方法,其又具备有在形成上述第一半导体元件之区域中,形成下部绝缘膜的步骤,该下部绝缘膜系位于上述下层电极下,且具有比上述绝缘膜还薄的膜厚。11.如申请专利范围第9项之半导体装置之制造方法,其中,形成上述绝缘膜的步骤,系包含有:形成第一绝缘膜之步骤,该第一绝缘膜系从形成上述第一半导体元件之区域的上述下层电极上,延伸至形成上述第二半导体元件之区域的上述基板上;以及在上述第一绝缘膜上形成第二绝缘膜的步骤。12.如申请专利范围第11项之半导体装置之制造方法,其中,上述第一绝缘膜系氧化膜,上述第二绝缘膜系氮化膜,更且,形成上述绝缘膜的步骤,更包含有在上述氮化膜上形成上层氧化膜的步骤。13.一种非挥发性半导体记忆装置之制造方法,其系使用申请专利范围第9项所记载之半导体装置之制造方法。图式简单说明:图1系显示本发明作为半导体装置之非挥发性半导体记忆装置的剖面模型图。图2系说明图1所示之非挥发性半导体记忆装置之制程的第1步骤之剖面模型图。图3系说明图1所示之非挥发性半导体记忆装置之制程的第2步骤之剖面模型图。图4系说明图1所示之非挥发性半导体记忆装置之制程的第3步骤之剖面模型图。图5系说明图1所示之非挥发性半导体记忆装置之制程的第4步骤之剖面模型图。图6系说明图1所示之非挥发性半导体记忆装置之制程的第5步骤之剖面模型图。图7系说明图1所示之非挥发性半导体记忆装置之制程的第6步骤之剖面模型图。图8系说明图1所示之非挥发性半导体记忆装置之制程的第7步骤之剖面模型图。图9系图8所示之非挥发性半导体记忆装置之局部放大剖面模型图。图10系说明图1所示之非挥发性半导体记忆装置之制程的第8步骤之剖面模型图。图11系说明图1所示之非挥发性半导体记忆装置之制程的第9步骤之剖面模型图。图12系说明图1所示之非挥发性半导体记忆装置之制程的第10步骤之剖面模型图。图13系说明图1所示之非挥发性半导体记忆装置之制程的第11步骤之剖面模型图。图14系说明图1所示之非挥发性半导体记忆装置之制程的第12步骤之剖面模型图。图15系显示习知之非挥发性半导体记忆装置的剖面模型图。图16系说明图15所示之习知非挥发性半导体记忆装置之制程的第1步骤之剖面模型图。图17系说明图15所示之习知非挥发性半导体记忆装置之制程的第2步骤之剖面模型图。图18系说明图15所示之习知非挥发性半导体记忆装置之制程的第3步骤之剖面模型图。图19系说明图15所示之习知非挥发性半导体记忆装置之制程的第4步骤之剖面模型图。图20系说明图15所示之习知非挥发性半导体记忆装置之制程的第5步骤之剖面模型图。图21系说明图15所示之习知非挥发性半导体记忆装置之制程的第6步骤之剖面模型图。图22系说明图15所示之习知非挥发性半导体记忆装置之制程的第7步骤之剖面模型图。图23系说明图15所示之习知非挥发性半导体记忆装置之制程的第8步骤之剖面模型图。图24系说明图15所示之习知非挥发性半导体记忆装置之制程的第9步骤之剖面模型图。图25系说明图15所示之习知非挥发性半导体记忆装置之制程的第10步骤之剖面模型图。图26系说明图15所示之习知非挥发性半导体记忆装置之制程的第11步骤之剖面模型图。图27系说明图15所示之习知非挥发性半导体记忆装置之制程的第12步骤之剖面模型图。