| 主权项 |
1.一种磁隧道接合面随机存取记忆体结构,包括:一种以列及行的方式配置的记忆体单元阵列,每一记忆体单元包括一磁隧道接合面及一控制电晶体,两者以并联方式连接,而且每一控制电晶体包括一控制端点;每列控制电晶体中,有一控制线连接每个控制电晶体的控制端点;一金属程式设计线延伸毗连列中所有的磁隧道接合面;以及复数个通道连接该金属程式设计线与控制线,而该金属程式设计线与控制线之间有间隔区隔开。2.如申请专利范围第1项之磁隧道接合面随机存取记忆体结构,其中该控制电晶体系形成于一半导体基板,而该控制线系由控制电晶体的控制端点所组成。3.如申请专利范围第2项之磁隧道接合面随机存取记忆体结构,其中该控制线系由添加多晶矽的半导体材料所形成。4.如申请专利范围第1项之磁隧道接合面随机存取记忆体结构,其中记忆体单元的阵列包括复数行,加上每行所包含耦合到控制电路的一总体位元线,每行包括复数群记忆体单元,每群包括复数个在总体位元线与参考电位之间以串联方式相连接的记忆体单元,并形成一条区域位元线,而每一区域位元线包括一控制电晶体。5.如申请专利范围第4项之磁隧道接合面随机存取记忆体结构,其中将区域位元线中的控制电晶体配置成列,而且每列包括一控制端点,每行控制电晶体拥有一选择线,该选择线连系列中每个控制电晶体的控制端点及一控制电路。6.如申请专利范围第5项之磁隧道接合面随机存取记忆体结构,另外包括具有一比较器的输出电路系统,而该比较器有一对输入端点,还包括分别连接两不同行与该对输入端点的开关电路系统,以便差动比较来自两不同行的输出信号。7.如申请专利范围第5项之磁隧道接合面随机存取记忆体结构,其中连接记忆体单元的一参考行来提供一参考信号输出,该参考行包括一总体位元线及区域位元线,一输出电路包括第一及第二比较器电路,每一比较器电路分别由第一输入端点连接来接收该参考信号输出,及第二输入端点连接来接收资料输出信号,该资料输出信号来自于该参考行任一侧的总体位元线之一。8.如申请专利范围第7项之磁隧道接合面随机存取记忆体结构,其中记忆体单元阵列包括衆多记忆体单元以间隔隔开的参考行,每一参考行提供一参考信号输出,该输出电路系耦合来将参考行第一侧之总体位元线之一所输出的资料信号比作参考信号,并且将参考行第二侧之总体位元线之一的资料输出信号比作参考信号。9.一种磁隧道接合面随机存取记忆体结构,包括:一种以列及行的方式配置的记忆体单元阵列,每个记忆体单元包括一磁隧道接合面及一控制电晶体,两者以并联方式连接,而且每个控制电晶体包括一控制端点;该记忆体单元的阵列包括复数行,加上每行所包含耦合到控制电路的一总体位元线,每行另外还包括复数群记忆体单元,每群包括复数个在该总体位元线与参考电位之间以串联方式相连接的记忆体单元,并形成一条区域位元线,而每条区域位元线包括一控制电晶体;记忆体单元的一参考行,包括一总体位元线及区域位元线,连接来提供一参考信号输出;以及一输出电路系统,包括第一及第二比较器电路,而每一比较器电路由第一输入端点连接来接收该参考信号输出,以及第二输入端点连接来接收资料输出信号,该资料输出信号来自该参考行任一侧的总体位元线之一,第一比较器电路将参考行之一侧的总体位元线所输出的资料信号比作参考信号,而第二比较器电路将参考行之另一侧的总体位元线所输出的资料信号比作参考信号。10.一种磁隧道接合面随机存取记忆体结构,包括:一种以列及行的方式配置的记忆体单元阵列,每个记忆体单元包括一磁隧道接合面及一控制电晶体,两者以并联方式连接,而且每个控制电晶体包括一控制端点;该记忆体单元的阵列包括复数行记忆体单元,加上每行所包含耦合到控制电路的一总体位元线,每行另外还包括复数群记忆体单元,每群包括复数个在该总体位元线与参考电位之间以串联方式相连接的记忆体单元,并形成一条区域位元线,而每条区域位元线包括一控制电晶体;记忆体单元行之一系连接作为参考行,该参考行包括一总体位元线及区域位元线,进一步连接该参考行来提供一参考信号输出,该参考信号输出来自参考行的选择区域位元线;区域位元线的控制电晶体配置成列,每一控制电晶体包括一控制端点,每列的控制电晶体有一选择线连系该列中每一控制电晶体的控制端点,并连系一控制电路,该控制电路用以选择总体位元线各自的区域位元线及参考行;以及一输出电路系统,包括第一及第二比较器电路,每一比较器电路由第一输入端点连接来接收该参考信号输出,以及第二输入端点连接来接收资料输出信号,该资料输出信号来自于参考行任一侧的总体位元线之一,第一比较器电路将参考行之一侧的总体位元线所输出的资料信号比作该参考信号输出,而第二比较器电路将参考行另一侧的总体位元线所输出的资料信号比作该参考信号输出。11.一种磁隧道接合面随机存取记忆体结构,包括:一种以列及行的方式配置的记忆体单元阵列,每个记忆体单元包括一磁隧道接合面及一控制电晶体,两者以并联方式连接,而且每个控制电晶体包括一控制端点;该记忆体单元的阵列包括复数行记忆体单元,加上每行所包含耦合到控制电路的一总体位元线,每行另外还包括复数群记忆体单元,每群包括复数个在总体位元线与参考电位之间以串联方式相连接的记忆体单元,并形成一条区域位元线,而每条区域位元线包括一控制电晶体;区域位元线的控制电晶体配置成列,而每一控制电晶体包括一控制端点,每列控制电晶体有一选择线连系该列中每一控制电晶体的控制端点,并连系一控制电路,该控制电路用以选择总体位元线各自的区域位元线;以及一输出电路系统,包括行选择电路系统及一差动比较器电路,该差动比较器电路具有第一输入端点连接经由行选择电路系统来接收第一总体位元线的第一资料输出信号,而第二输入端点连接经由行选择电路系统来接收第二总体位元线的第二资料输出信号,该比较器电路差动比较第一及第二资料输出信号。图式简单说明:图1是磁隧道接合面记忆体阵列的概要图,其中去掉部分磁隧道接合面记忆体,并连接成共用的并联结构;图2是先前技艺之磁隧道接合面记忆体阵列的概要图,其中去掉部分磁隧道接合面记忆体,说明列与行的连接;图3是磁隧道接合面记忆体阵列的概要图,其中去掉部分磁隧道接合面记忆体,根据本发明连接成串-并联结构;图4是图3的部分磁隧道接合面记忆体阵列的剖面图,说明金属导体化层及通道在半导体基板上整合控制电子;图5是图4之磁隧道接合面记忆体阵列的等量图,其中去掉部分磁隧道接合面记忆体,根据本发明连接成串-并联结构;图6是磁隧道接合面随机存取记忆体的概要图,其中包括读/程式设计串-并联结构之电路;图7说明磁隧道接合面记忆体阵列连接并入图6结构的范例;图8是磁隧道接合面随机存取记忆体的概要图,其中包括读/程式设计串-并联结构之其他电路;以及图9是根据本发明的其他磁隧道接合面记忆体阵列结构。 |
