| 主权项 |
1.一种用来产生对准的时脉与资料讯号的电路结构,包含有:一个输入时脉;一个第一电路,从该输入时脉接收一外接的时脉讯号,而产生一对准的时脉讯号;以及一个第二电路,产生一对准的资料讯号;其中该第一与第二电路包含相同的电路元件。2.如申请专利范围第1项所述之用来产生对准的时脉与资料讯号的电路结构,其中该第一与第二电路皆包含一D型正反器与一输出缓冲器。3.如申请专利范围第2项所述之用来产生对准的时脉与资料讯号的电路结构,更包含一时脉乘法电路,用来接收该外接的时脉讯号而送出一放大的时脉讯号至该第一与第二电路中该D型正反器。4.如申请专利范围第3项所述之用来产生对准的时脉与资料讯号的电路结构,其中该时脉乘法电路包含一时脉乘法器与一反相器。5.一种用来产生对准的时脉与资料讯号的电路结构,包含有:一个输入时脉;一个反相器,从该输入时脉接收一外接的时脉讯号而产生一反相的时脉讯号;一个第一电路,从该反相器接收该反相时脉讯号,而产生一对准的时脉讯号;以及一个第二电路,产生一对准的资料讯号;其中该第一与第二电路包含相同的电路元件。6.如申请专利范围第5项所述之用来产生对准的时脉与资料讯号的电路结构,其中该第一与第二电路皆包含一D型正反器与一输出缓冲器。7.如申请专利范围第6项所述之用来产生对准的时脉与资料讯号的电路结构,更包含一时脉乘法器,接收该外接的时脉讯号而送出一放大的时脉讯号至该第二电路中该D型正反器,及一反相器接收该放大时脉讯号而送出一反相的放大时脉讯号至该第一电路中该D型正反器。8.一种用来产生对准的时脉与资料讯号的电路结构,包含有:一个输入时脉;一个反相器,从该输入时脉接收一外接的时脉讯号而产生一反相的时脉讯号;一个第一电路,从该反相器接收该反相时脉讯号,而产生一对准的时脉讯号;一个第二电路,产生一对准的资料频闪讯号;一个第三电路,产生一对准的第一资料讯号;以及一个第四电路,产生一对准的第二资料讯号;其中该第一,第二,第三与第四电路包含相同的电路元件。9.如申请专利范围第8项所述之用来产生对准的时脉与资料讯号的电路结构,其中该第一,第二,第三与第四电路皆包含一D型正反器与一输出缓冲器。10.如申请专利范围第9项所述之用来产生对准的时脉与资料讯号的电路结构,更包含一时脉乘法电路,接收该外接的时脉讯号,而送出一放大的时脉讯号至该第三与第四电路中该D型正反器,及送出一反相的放大时脉讯号至该第一与第二电路中该D型正反器。11.如申请专利范围第10项所述之用来产生对准的时脉与资料讯号的电路结构,该时脉乘法电路包含一时脉乘法器接收该之外接的时脉讯号,而送出一放大的时脉讯号至该第三与第四电路中该D型正反器,一反相器接收该放大时脉讯号而送出一反相的放大时脉讯号至该第一电路中该D型正反器,及一反相器接收该放大时脉讯号而送出一反相的放大时脉讯号至该第二电路中该D型正反器。图式简单说明:第一图说明一个具有两个子系统的传统的电子系统,其中两个子系统的输入时脉是由相同的时脉产生器所提供。第二图说明第一图中电子系统内子系统中传输到的资料与时脉讯号之间的时序关系。第三图为备有本发明之对准的时脉递送的电路结构的一个电子系统。第四图说明对准的时脉递送的电路结构的一种简化的电路概要图,其中内部的资料电路与对准的时脉在子系统内具有对称的结构。第五图说明第四图之电路中传输的资料与时脉讯号之间的时序关系。第六图说明对准的时脉递送的电路结构的另一简化的电路概要图,其中一个反相相位的时脉是由一个额外的反相器所产生。第七图说明第六图之电路中传输的资料与时脉讯号之间的时序关系。第八图说明根据本发明对准的时脉递送的电路结构的一个实施例,应用到个人电脑系统内的记忆体控制技术。第九图说明第八图之实施例的时序图,其有效地维持本发明对准的时脉递送技术之精准的时序关系。 |
