发明名称 金氧半导体电晶体之制造方法
摘要 本发明揭露一种金氧半导体(MOS)电晶体之制造方法。此方法系于源极/汲极区域形成前,先于矽基板表面沉积一遮蔽层。此遮蔽层系以均一之厚度覆盖基板上之闸极电极及场氧化层或浅隔离沟渠。接着,对矽基板进行高浓度之离子植入,并控制其能量使离子无法穿透闸极电极侧壁之遮蔽层。而在去除此遮蔽层之后,再对此矽基板进行低浓度之离子掺杂。依此方式,将可利用较少之制程步骤形成具有LDD之MOS电晶体。
申请公布号 TW548751 申请公布日期 2003.08.21
申请号 TW091114114 申请日期 2002.06.26
申请人 旺宏电子股份有限公司 发明人 何濂泽
分类号 H01L21/335 主分类号 H01L21/335
代理机构 代理人 许峻荣 新竹市民族路三十七号十楼
主权项 1.一种金氧半导体电晶体之制造方法,包含下列步骤:于一基板上形成一闸极氧化层、一闸极电极及一场氧化层;于该基板上沉积一层遮蔽层,此遮蔽层系以均一之厚度覆盖该闸极电极、该场氧化层及该基板表面,其中,此遮蔽层会于该闸极电极侧形成侧壁区域,此侧壁区域之遮蔽层厚度会大于该均一厚度;于该基板上形成一阻剂图案;对该基板进行离子植入以形成高掺杂区域,其中,该离子植入之能量系控制在使离子无法穿透该侧壁区域之遮蔽层;移除未被该阻剂图案覆盖之该遮蔽层;对该基板进行离子植入以形成轻微掺杂区域;以及移除该阻剂图案及残留之该遮蔽层。2.如申请专利范围第1项之金氧半导体电晶体之制造方法,其中,该基板为P型矽基板,而该闸极电极系由多晶矽形成。3.如申请专利范围第2项之金氧半导体电晶体之制造方法,其中,该高掺杂区域及该轻微掺杂区域所植入之离子为N型掺质。4.如申请专利范围第1项之金氧半导体电晶体之制造方法,其中,该基板为N型矽基板,而该闸极电极系由多晶矽形成。5.如申请专利范围第4项之金氧半导体电晶体之制造方法,其中,该高掺杂区域及该轻微掺杂区域所植入之离子为P型掺质。6.如申请专利范围第1项之金氧半导体电晶体之制造方法,其中,该遮蔽层系由底部抗反射涂布材料(BARC,Bottom Anti-Reflective Coating)所构成。7.如申请专利范围第1项之金氧半导体电晶体之制造方法,其中,该遮蔽层系由有机材料构成。8.如申请专利范围第1项之金氧半导体电晶体之制造方法,其中,该遮蔽层之材料系为下列其中之一:非晶相碳膜(amorphous carbon)、氮化矽(SiN)、氮氧化矽(SiOxNy)或氧化钛(TiO)。9.一种金氧半导体电晶体之制造方法,包含下列步骤:于一基板上形成一闸极氧化层、一闸极电极及一浅隔离沟渠;于该基板上沉积一层遮蔽层,此遮蔽层系以均一之厚度覆盖该闸极电极、该浅隔离沟渠及该基板表面,其中,此遮蔽层会于该闸极电极侧形成侧壁区域,此侧壁区域之遮蔽层厚度会大于该均一厚度;于该基板上形成一阻剂图案;对该基板进行离子植入以形成高掺杂区域,其中,该离子植入之能量系控制在使离子无法穿透该侧壁区域之遮蔽层;移除未被该阻剂图案覆盖之该遮蔽层;对该基板进行离子植入以形成轻微掺杂区域;以及移除该阻剂图案及残留之该遮蔽层。10.如申请专利范围第9项之金氧半导体电晶体之制造方法,其中,该基板为P型矽基板,而该闸极电极系由多晶矽形成。11.如申请专利范围第10项之金氧半导体电晶体之制造方法,其中,该高掺杂区域及该轻微掺杂区域所植入之离子为N型掺质。12.如申请专利范围第9项之金氧半导体电晶体之制造方法,其中,该基板为N型矽基板,而该闸极电极系由多晶矽形成。13.如申请专利范围第12项之金氧半导体电晶体之制造方法,其中,该高掺杂区域及该轻微掺杂区域所植入之离子为P型掺质。14.如申请专利范围第9项之金氧半导体电晶体之制造方法,其中,该遮蔽层系由底部抗反射涂布材料(BARC,Bottom Anti-ReflectiveCoating)所构成。15.如申请专利范围第9项之金氧半导体电晶体之制造方法,其中,该遮蔽层系由有机材料构成。16.如申请专利范围第9项之金氧半导体电晶体之制造方法,其中,该遮蔽层之材料系为下列其中之一:非晶相碳膜(amorphous carbon)、氮化矽(SiN)、氮氧化矽(SiOxNy)或氧化钛(TiO)。图式简单说明:图1(a)至1(g)显示习知技术用以制造MOS电晶体之方法;及图2(a)至2(f)显示本发明实施例之MOS电晶体之制造方法。图3显示以浅沟渠隔离作为元件隔离之习知电晶体。
地址 新竹市新竹科学园区力行路十六号