| 摘要 |
本发明揭示一种具有一焊线垫(53)的积体电路(50)。该焊线垫(53)系形成于有效电路(26)之钝化层(18)上及/或该积体电路(50)之电互连层(24)上。该焊线垫(53)系与复数个最终金属层部分(51、52)连接。该等复数个最终金属层部分(51、52)系形成于该等互连层(24)之一最终互连层中。在一项具体实施例中，该焊垫(53)系由铝制成，而该等最终金属层焊垫则系由铜制成。该焊线垫(53)允许在紧接于该焊垫(53)之下的一最终金属层(21)中进行导体布线，从而可使该半导体晶粒的表面积缩小。 |
