发明名称 半导体记忆体装置
摘要 相位调整电路延迟外部时脉信号以产生经调整之时脉信号。相位比较器比较外部时脉信号之相位与此经调整时脉信号之相位,并输出相位调整信号用于调整此相位调整电路之延迟时间。资料输出电路与此经调整时脉信号同步将此读取资料输出给资料端子。资料输入电路与此经调整时脉信号同步接收供应至资料端子之写入资料。当接续地实施写入资料之输入与读取资料之输出时,此在写入资料之输入作业与读取资料之输出作业之间的切换控制只必须在一时脉周期中完成。时脉周期因此可被减少至用于切换控制所需之时间。因此,可以增加外部时脉信号之最大频率。
申请公布号 TW200306574 申请公布日期 2003.11.16
申请号 TW091132596 申请日期 2002.11.05
申请人 富士通股份有限公司 发明人 奥田正树;小林广之
分类号 G11C11/4076 主分类号 G11C11/4076
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本