| 摘要 |
本发明揭示一种积体电路记忆体装置，其包括一具有复数个记忆体单元之记忆体单元，及一位元线感测放大器，配置成放大一对位元线上之资料，该对位元线来自该记忆体单元阵列之一记忆体单元，且在一资料线上及一互补资料线上提供该放大资料。一有效负载电路包括一第一负载装置，其电连接于该资料线与一电压源之间，其中该第一负载装置之电阻随着该位元线之电压位准而变化。该有效负载电路亦包括一第二负载装置，其电连接于该互补资料线及该电压源之间，其中该第二负载装置之电阻随着该互补资料线之电压位准而变化。本发明亦详述其相关方法。 |
