| 主权项 |
1.一种用于一加解密系统中的反向密钥推导电路(Inverse Key Evaluation Circuit),其包含有:一密钥接收模组,其包含一N位元暂存器,该N位元暂存器包含有m组位元暂存器,用来接收一N位元之密钥,该N位元之密钥包含有m群密钥,该m群密钥系分别储存于该m组位元暂存器中,其中N及m系为2的乘幂且大于2之整数;以及一反向密钥推导模组,其包含m个互斥或(XOR)逻辑闸以及一数位资料处理模组,用来将该密钥接收模组所接收的密钥经过复数次反向推导处理后,依序分别产生该密钥相对应之复数个前级密钥;其中储存于该N位元暂存器中的密钥会依序被由该密钥经一次该反向密钥推导模组处理后所得出的前一级密钥所取代。2.如申请专利范围第1项之反向密钥推导电路,其中N及m的値系分别为128以及4,并且最初由该密钥接收模组所接收的密钥可分别经过10次反向推导处理后,依序产生该密钥之10个前级密钥。3.如申请专利范围第1项之反向密钥推导电路,其中该反向密钥推导模组中之数位资料处理模组系电连于该m个互斥或逻辑闸后,该数位资料处理模组包含有:一位元组反转器(Byte Rotator),用来将该N位元之密钥中之复数个位元组顺序反转;一位元组取代器(Byte Substitute),电连于该位元组反转器,用来将该N位元之密钥中的复数个位元组以复数个预设位元组替代;以及一位元组混排器(Byte Disturber),依据一预设混排表来产生一混排値,与该N位元之密钥中的复数个位元组做互斥或运算。4.如申请专利范围第1项之反向密钥推导电路,其另包含一位元暂存器,电连于该反向密钥推导模组,用来储存一经一次该反向推导处理后所产生的密钥,其中储存于该位元暂存器之密钥会被由该密钥经一次反向推导处理后所产生的前一级密钥所取代。5.如申请专利范围第1项之反向密钥推导电路,其中该加解密系统系符合一先进加密标准(Advanced Encryption Standard, AES)。6.如申请专利范围第5项之反向密钥推导电路,其中该加解密系统系应用于一无线区域网路(Wireless LAN)上。7.一种解密方法,用来将一N位元之密文字串解密为一对应之N位元之明文字串,其中N系为一2的乘幂且大于2之整数;该解密方法包含有:提供一密钥与该密文字串;使用一反向密钥推导模组,依序产生该密钥之复数个前级密钥;以及依序使用该密钥以及由该密钥所产生之复数个前级密钥,配合复数个相对应的解密操作(DecryptionOperation),将该密文字串解密为该明文字串。8.如申请专利范围第7项所述之方法,其另包含有使用一位元暂存器,依序储存该密钥及该密钥所产生之复数个前级密钥,其中储存于该位元暂存器中的密钥会依序被由该密钥经一次该反向密钥推导模组处理后所产生的前一级密钥所取代。9.如申请专利范围第7项所述之方法,其中该密钥系为一N位元之密钥,N的値系为128,且该密钥系可经由该反向密钥推导模组,依序产生该密钥之10个前级密钥。10.如申请专利范围第9项所述之方法,其中该反向密钥推导模组包含有m个互斥或(XOR)逻辑闸以及一数位资料处理模组,用来将该密钥经过复数次反向推导处理后,依序分别得出该密钥相对应之复数个前级密钥,其中m系为一2的乘幂且大于2之整数。11.如申请专利范围第10项所述之方法,其中该数位资料处理模组系电连于该m个互斥或逻辑闸后,该数位资料处理模组包含有:一位元组反转器(Byte Rotator),用来将该N位元之密钥中之复数个位元组顺序反转;一位元组取代器(Byte Substitute),电连于该位元组反转器,用来将该N位元之密钥中的复数个位元组以复数个预设位元组替代;以及一位元组混排器(Byte Disturber),依据一预设混排表来产生一混排値,与该N位元之密钥中的复数个位元组做互斥或闸运算。12.如申请专利范围第7项所述之方法,其系符合一先进加密标准(AdvancedEncryption Standard, AES)。13.如申请专利范围第12项所述之方法,其系应用于一无线区域网路(Wireless LAN)之一加解密系统上。14.一加解密系统,用来执行复数个加密操作以及复数个解密操作,该加解密系统包含有:一密钥产生模组,用来提供复数个密钥,该密钥产生模组包含有:一正向密钥推导电路,用来依据一母钥,依序产生该母钥之复数个后级密钥至一最后级密钥为止;一反向密钥推导电路,用来依据该最后级密钥,依序产生该最后级密钥之复数个前级密钥至该母钥为止;以及至少一位元暂存器,用来储存该母钥以及该最后级密钥;一加密模组,电连于该密钥产生模组,用来依据该正向密钥推导电路所提供之母钥及依序产生之复数个后级密钥,依序执行相对应之复数个加密操作,将一明文字串加密为一对应之密文字串;以及一解密模组,电连于该密钥产生模组,用来依据该反向密钥推导电路所提供之最后级密钥及依序产生之复数个前级密钥,依序执行相对应之复数个解密操作,将一密文字串解密为一对应之明文字串。15.如申请专利范围第14项之加解密系统,其中该加密模组系为一唯读记忆体式(ROM-based)加密模组,其包含有复数个唯读记忆体,用来储存对应于该复数个加密操作之演算法及相关之应用程式。16.如申请专利范围第14项之加解密系统,其中该明文字串、该密文字串、以及该复数个密钥皆系为128位元之数位资料。17.如申请专利范围第14项之加解密系统,其中该反向密钥推导电路包含有:一密钥接收模组,用来接收该最后级密钥;一反向密钥推导模组,其包含复数个互斥或(XOR)逻辑闸以及一数位资料处理模组,用来将该密钥接收模组所接收的最后级密钥经过复数次反向推导处理后,依序产生该最后级密钥之复数个前级密钥至该母钥为止;以及一位元暂存器,电连于该反向密钥推导模组,用来储存一经一次该反向推导处理后所得出的密钥,其中储存于该位元暂存器之密钥会被由该密钥经一次反向推导处理后所产生的前一级密钥所取代。18.如申请专利范围第14项之加解密系统,其系符合一先进加密标准(Advanced Encryption Standard, AES)。19.如申请专利范围第18项之加解密系统,其系应用于一无线区域网路(Wireless LAN)之一加解密系统上。图式简单说明:图一为习知符合先进加密标准之一加解密系统的功能方块图。图二为本发明反向密钥推导电路之一实施例的功能方块图。图三为图二反向密钥推等电路之一实施例的功能方块图。图四为本发明之一解密方法的流程图。图五为本发明一加解密系统之功能方块图。图六为图五反向密钥推导电路之一实施例的功能方块图。 |
