发明名称 PULSE WIDTH MODULATION RECEIVER CIRCUITRY
摘要 고속 I/O 수신기 로직을 위한 데이터를 평가하는 메카니즘들 및 기술들이 제공된다. 하나의 실시예에서, 수신기 회로는 데이터 신호의 상승 에지에 응답하여 비트를 시프트 회로로 시프트하고, 시프트 회로로부터 후속하여 시프트되는 비트에 응답하여 카운트가 시작된다. 카운트의 값에 기초하여, 수신기 회로는 동작의 버스트 모드로의 천이를 위한 물리적 레이어의 수신기 로직을 준비하기 위한 제어 신호를 생성한다. 다른 실시예에서, 수신기 회로는 데이터 신호 및 클록 신호에 기초하여 동작하는 주파수 분배기를 포함하고, 주파수 분배기의 동작에 기초하여, 물리적 레이어의 수신기 로직에 대한 라인 리셋을 나타내기 위한 제어 신호가 생성된다. 수신기 회로는 제어 신호에 기초한 피드백 신호를 제공하고, 피드백 신호는 주파수 분배기의 활성화를 제한한다.
申请公布号 KR101671652(B1) 申请公布日期 2016.11.01
申请号 KR20157004712 申请日期 2013.06.12
申请人 인텔 코포레이션 发明人 양 웨이 리엔
分类号 H03K9/08;H03K19/0175 主分类号 H03K9/08
代理机构 代理人
主权项
地址