| 主权项 |
1.一种定址型频率计数电路,系指定一硬体位址执行运算,其接收由外部电路所定址输入之倍率参数及时脉,并定址输出时脉数値,该电路包括:一滙流排;一资料撷取器,系连接该滙流排,以撷取该滙流排所输入之位址及资料;复数个控制接脚,系控制该定址型频率计数电路之资料输入/输出状态;一定址型输入暂存器,系储存该外部电路所输入之倍率参数,并输出之;一倒数器,系接收该定址型输入暂存器所输出之倍率参数及外部电路所输入之时脉,以进行时脉宽度运算,进而产生一时脉宽度値;一时脉宽度値暂存器,系接收并储存该倒数器所输出之时脉宽度値,并输出之;一正数器,系接收该时脉宽度値暂存器所输出之时脉宽度値及本机时脉,并将该时脉宽度値与该本机时脉做比较,以产生一时脉倍数値;一时脉倍数値暂存器,系接收并储存该正数器所输出之时脉倍数値;以及一定址型输出暂存器,系接收由该时脉倍数値暂存器所输入之时脉倍数値,以定址输出至该外部电路。2.如申请专利范围第1项所述之定址型频率计数电路,其中,该倒数器系根据该倍率参数计数递减,每当该倒数器执行一次时脉宽度値运算,则该倒数器进行递减之计数,当该倒数器达到一临界値,即停止运算。3.如申请专利范围第2项所述之定址型频率计数电路,其中,该倒数器之临界値系0。4.如申请专利范围第1项所述之定址型频率计数电路,其中,该正数器系根据该倍率参数计数,每当该正数器执行一次时脉倍数値运算,则该正数器进行递增之计数,当该正数器之计数値与该倍率参数値相等,则该时脉倍数値暂存器会输出运算完成之时脉倍数値至该定址型输出暂存器。5.如申请专利范围第4项所述之定址型频率计数电路,其中,该正数器之初始値系0。6.如申请专利范围第1项所述之定址型频率计数电路,其中,该时脉宽度値暂存器系同步接收该倒数器所输出之时脉宽度値及输出该时脉宽度値至该正数器。7.如申请专利范围第1项所述之定址型频率计数电路,其中,该等控制接脚系一ALE控制脚。8.如申请专利范围第1项所述之定址型频率计数电路,其中,该等控制接脚系一NWR控制脚。9.如申请专利范围第1项所述之定址型频率计数电路,其中,该等控制接脚系一NRD控制脚。10.如申请专利范围第1项所述之定址型频率计数电路,其中,当该滙流排所传送之资料搭配该ALE控制脚进行传送资料之动作时,则该资料系一位址。11.如申请专利范围第1项所述之定址型频率计数电路,其中,当该滙流排所传送之资料搭配该NWR控制脚进行传送资料之动作时,则该资料系一欲输入至该定址型资料串列式及并列式互传电路系统之资料。12.如申请专利范围第1项所述之定址型频率计数电路,其中,当该滙流排所传送之资料搭配该NRD控制脚进行传送资料之动作时,则该资料系一欲自该定址型资料串列式及并列式互传电路系统输出之资料。图式简单说明:图1系本发明一较佳实施例之功能方块图。 |
