发明名称 在主动画素感测器(APS)阵列中执行相关双重次取样(CDSS)的方法与电路
摘要 一种在主动画素感测器(ACTIVE PIXEL SENSOR)(APS)阵列(ARRAY)中执行相关双重次取样(CORRELATED DOUBLE SUB–SAMPLING)(CDSS)的方法与电路。每一画素皆输出一重设电压(RESETVOLTAGE),接着输出一影像讯号电压(IMAGE SIGNAL VOLTAGE)。此方法与装置藉由下列步骤次取样多数个(L^2)画素:将输出自L^2画素之L^2类比重设电荷储存于(N^2)储存电容器之第一组之中,并合并这些(L^2)重设电荷、将输出自L^2画素之L^2类比影像讯号电荷储存于(N^2)储存电容器之第二组之中,并合并这些(L^2)影像电荷、接着将合并的(L^2)重设电荷所代表的电压(VR)自合并的(L^2)影像讯号电荷所代表的电压(VS)减去(在类比领域之中),以获得一主动电压(VS–VR)。当L等于1时,此电路在此一画素上执行传统的相关双方取样(CDS)。当L大于1时,此电路执行此L^2画素的相关双重次取样(CDSS)。支援了一次取样比率B的动态选择(这里B等于1:L^2并且L的范围从1到N)。被用来合并这些重设以及影像讯号电荷的各个平均单元,以及用来将此差动电压转换成一数位画素资料的类比至数位转换器,可由一相同且可变的偏压电压所共同偏压。
申请公布号 TW200533191 申请公布日期 2005.10.01
申请号 TW094107090 申请日期 2005.03.09
申请人 三星电子股份有限公司 发明人 林秀宪
分类号 H04N5/335 主分类号 H04N5/335
代理机构 代理人 詹铭文;萧锡清
主权项
地址 韩国