积层式电子元件之改善电极端面可靠度制法

摘要

本发明一种积层式电子元件之改善电极端面可靠度制法，其包含有本体制作、本体制出绝缘披覆层、两端电极制作及电镀焊接介面制作等实施步骤，其以奈米绝缘封孔性材料一次六面包覆元件本体披覆形成一绝缘披覆层之方式，可增进积层式电子元件绝缘阻抗性，进而达成电极端面可靠度之提升；又藉由六面包覆元件本体方式，经高温烧结后，均匀附着于元件本体表面除了解决元件本体材料极限问题，更可简化传统机械加工元件表面制程与节省端电极使用特殊材料之成本；以及特殊元件材料本体藉由奈米绝缘材料封孔致密的高绝缘阻抗特性，达成提升元件表面绝缘阻抗特性，更可进行电镀制程，达成增进电极端面之可靠度及适用层面，进而可节省机械加工设备之成本与特殊端电极材料之耗用成本。

主权项

1.一种积层式电子元件之改善电极端面可靠度制法,其实施步骤包含有:本体制作,系采以印刷出多层内电极,且各层内电极间隔绝一氧化金属介电材料层所交错堆叠制成一积层元件型态之本体;本体制出绝缘披覆层,系以奈米绝缘封孔性材料经500-1000℃高温烧结后形成液相熔解而披覆于本体六面之绝缘披覆层,且该绝缘披覆层得与内电极及外电极产生析出共融现象;两端电极制作,系以本体两侧面直接沾附高导电性介面材料,再经快速高温烧结后,以形成披覆于本体两侧供与绝缘披覆层之奈米绝缘材料产生析出共融现象的端电极;电镀焊接介面制作,系以采以镍或锡电镀于端电极表面上,以形成电镀焊接介面,进而顺利完成积层式电子元件成品者。2.如申请专利范围第1项所述之积层式电子元件之改善电极端面可靠度制法,其中该奈米绝缘封孔性材料为1.0nm-80.0nm奈米等级粒径之矽酸盐类、氧化矽、玻璃粉、石英…等等封孔性材料者。图式简单说明:第一图所示为习知陶瓷本体材料制成积层式电子元件之外观示意图。第二图所示为第一图之纵向剖面示意图。第三图所示为第一图之横向剖面示意图。第四图所示为习知氧化金属本体材料制成积层式电子元件成品之纵向剖面示意图。第五图所示为习知氧化金属本体材料制成积层式电子元件之横向剖面示意图。第六图所示为习知氧化金属本体材料制成另一种型态积层式电子元件所制出绝缘披覆层后之纵向剖面示意图。第七图所示为习知氧化金属本体材料制成另一种型态积层式电子元件所制出绝缘披覆层后之横向剖面示意图。第八图所示为习知氧化金属本体材料制成另一种型态积层式电子元件所实施研磨待端电极面后之纵向剖面示意图。第九图所示为习知氧化金属本体材料制成另一种型态积层式电子元件所实施研磨待端电极面后之侧面示意图。第十图所示为习知氧化金属本体材料制成另一种型态积层式电子元件所制出端电极面后之纵向剖面示意图。第十一图所示为习知氧化金属本体材料制成另一种型态积层式电子元件所制出端电极面后之纵向剖面示意图。第十二图所示本发明积层式电子元件之改善电极端面可靠度制法流程示意图。第十三图所示为本发明积层元件型态本体制出后之纵向剖面示意图。第十四图所示为本发明积层元件型态本体制出后之横向剖面示意图。第十五图所示为本发明本体制出绝缘披覆层后之纵向剖面示意图。第十六图所示为本发明本体制出绝缘披覆层后之横向剖面示意图。第十七图所示为第十五图中圆圈处之放大示意图。第十八图所示为本发明制出两端电极后之纵向剖面示意图。第十九图所示为本发明制出两端电极后之横向剖面示意图。第二十图所示为本发明制出电镀焊接介面后之纵向剖面示意图。第二十一图所示为本发明制出电镀焊接介面后之横向剖面示意图。