| 摘要 |
一种字元解码器，适用于记忆体装置，用以驱动记忆体阵列中之字元线。此字元解码器包括第一电路、第二电路、缓冲电路以及电压提升装置。第一电路受第一电源线供电，且具有两反相之第一节点及第二节点，而第二节点耦接字元线。第二电路受第二电源线供电，并接收对应字元线之字元线选择讯号。缓冲电路具有第一MOS电晶体，第二MOS电晶体以及第三MOS电晶体。电压提升装置控制第一MOS电晶体及第二MOS电晶体之闸极。当记忆体阵列于清除周期时，第一电源线提供第一电压，第二电源提供第二电压，电压提升装置提供第三电压至第一及第二MOS电晶体之闸极，且第一电压大于第三电压，第三电压大于第二电压。 |
