发明名称 可扩充式平方运算器与其平方运算方法
摘要 一种可扩充式平方运算器,系用来处理一n位元资料的平方运算。本发明内包括了一位元扩充电路和数个计算单元。在位元扩充电路上,系具有n-1个位元扩充输出端,用来分别对应输出数笔位元扩充资料。而计算单元则依照二进位之权重分别对应接收用来组成n位元资料的位元码,并且除了接收最高位元之位元码的计算单元之外,其余计算单元皆分别对应接收位元扩充电路所输出的位元扩充资料。然后依据对应的位元扩充资料和位元码,来计算出此n位元资料的平方运算值。
申请公布号 TWI247240 申请公布日期 2006.01.11
申请号 TW093120608 申请日期 2004.07.09
申请人 国防部军备局中山科学研究院 发明人 田世豪;孟庆俊;朱子英;高幼龄
分类号 G06F7/52 主分类号 G06F7/52
代理机构 代理人 詹铭文 台北市中正区罗斯福路2段100号7楼之1;萧锡清 台北市中正区罗斯福路2段100号7楼之1
主权项 1.一种可扩充式平方运算器,用以处理一n位元资料 的平方运算,而n系不为0的正整数,该可扩充式平方 运算器包括: 一位元扩充电路,具有n-1个位元扩充输出端,用以 分别对应输出多数个位元扩充资料,其中第i个位 元扩充资料的内容为 其中,bn-1、bj和bj+1分别为该n位元资料之第n-1、j和 i+1位元的位元码,而i、j和k则为正整数;以及 多数个计算单元,系依照二进位之权重(Weight)分别 对应接收用以组成该n位元资料之多数个位元码, 且除了接收最高位元之位元码的计算单元之外,其 余该些计算单元之输入,系分别对应耦接该些位元 扩充输出端,用以分别对应接收该些位元扩充资料 ,且每一该些计算单元系将对应之位元扩充资料乘 与位元码相乘后,再乘以2的平方,并加上对应之位 元码的平方値以得到一运算子。 2.如申请专利范围第1项所述之可扩充式平方运算 器,更包括一加法运算单元,用以接收该些计算单 元之输出,并分别将该些计算单元之输出进行下列 运算 其中,Si为接收第i个位元码之计算单元所产生的运 算子,而Cn-1则为接收最高位元之位元码的计算单 元所产生之运算子,其等于最高位元之位元码的平 方値。 3.如申请专利范围第1项所述之可扩充式平方运算 器,更包括一解码器,用以依据二进位权重而产生 该些位元码。 4.如申请专利范围第1项所述之可扩充式平方运算 器,其中该n位元资料之最高位元码系代表符号位 元,用以决定该n位元资料是否为正値。 5.一种平方运算方法,用以计算一n位元资料的平方 値,而该n位元资料系由n个位元码所组成,其中n为 正整数,该平方运算方法包括下列步骤: 产生n-1个位元扩充资料,其中第i个位元扩充资料 的内容为 其中,bn-1、bj和bj+1分别为该n位元资料之第n-1、j和 i+1位元的位元码,而i、j和k则为正整数; 除了最高位元之位元码外,每一该些位元码系分别 对应乘以该些位元扩充资料其中之一,而产生多数 个计算値; 将每一计算値乘以2的平方后,再加上对应之位元 码的平方値而获得多数个运算子;以及 将该些运算子进行下列运算而得到该n位元资料之 平方値 其中,Si为第i个位元码所对应之运算子,而Cn-1则为 最高位元之位元码所对应之运算子,其等于最高位 元之位元码的平方値。 6.如申请专利范围第5项所述之平方运算方法,其中 该n位元资料之最高位元码系代表符号位元,用以 决定该n位元资料是否为正値。 7.如申请专利范围第5项所述之平方运算方法,其中 当该n位元资料为负値时,则将所有该些位元扩充 资料反相后再进行运算。 图式简单说明: 图1系绘示一种Booth的乘法技术之流程表。 图2系绘示一种一般平方运算器之部分乘积矩阵。 图3系绘示8位元Booth摺叠部分乘积矩阵。 图4系绘示依照本发明之一较佳实施例的一种4位 元之资料平方运算的运算矩阵。 图5系绘示依照本发明之一较佳实施例的一种8位 元之资料平方运算的运算矩阵。 图6系绘示依照本发明之一较佳实施例的一种平方 运算方法之步骤流程图。 图7系绘示依照本发明之一较佳实施例的n位元可 扩充式平方运算器之架构方块图。 图8系绘示依照本发明之一实施例的一种16位元可 扩充式平方运算器之架构方块图。
地址 桃园县龙潭乡中正路佳安段481号