动态罗辑暂存器以及动态暂存输出讯号之方法

摘要

一种动态逻辑暂存器，包含：一运算元件互补对，一延迟反向逻辑电路，一动态计算器，一闩锁逻辑电路，和一耦接至输出端之维持电路。该运算元件互补对系对应于一时脉讯号且提供一预充电节点和一运算节点。该延迟反向逻辑电路输出一由时脉讯号延迟反向而成的完成讯号。该动态计算器系耦接在该预充电节点和该运算节点之间，用以在该时脉与完成讯号操作边缘间的运算期间中，依据一资料讯号来计算一逻辑函数。该闩锁逻辑电路系在运算期间中使一输出节点之状态可由该预充电节点之状态来决定，此外，需箝住该预充电节点以防止资料讯号之波动传送至该输出节点。