III-N NON-PLANAR III-N TRANSISTOR

摘要

고전압 및 고주파 동작을 위한 트랜지스터가 개시된다. 제1 및 제2 대향 측벽 사이에 배치된 상부 표면을 갖는 비평면 극성 결정 반도체 바디는 상기 제1 및 제2 측벽 위에 배치된 제1 결정 반도체층을 갖는 채널 영역을 포함한다. 상기 제1 결정 반도체층은 상기 채널 영역 내에 2차원 전자 가스(2DEG)를 제공하는 것이다. 적어도 상기 제2 측벽을 따라 상기 제1 결정 반도체층 위에 상기 2DEG를 변조하는 게이트 구조체가 배치된다. 상기 비평면 극성 결정 반도체 바디의 제1 및 제2 측벽은 상이한 극성을 가질 수 있고, 이때 상기 채널은 상기 측벽들 중 제1 측벽에 근접한다. 상기 게이트 구조체는 상기 측벽들 중 제2 측벽을 따라 있어 후방 장벽을 게이팅할 수 있다. 상기 극성 결정 반도체 바디는 () 평면이 실리콘의 (110) 평면 상에 있는 실리콘 기판 상에 형성된 III족-질화물일 수 있다.