| 摘要 |
반도체 메모리장치의 ODT(On Die Terminatio) 레이턴시 클럭 생성회로 및 ODT 레이턴시 회로에서 소비되는 전류를 감소시킬 수 있는 ODT 레이턴시 클럭 제어회로 및 제어방법이 개시된다. 상기 ODT 레이턴시 클럭 제어회로 및 제어방법에서는, ODT 레이턴시 클럭 생성회로가 JEDEC MRS(Mode Register Set)에 인가되는 ODT ON/OFF 여부를 나타내는 신호에 의해 제어되지 않고 ODT 패드를 통해 입력되는 ODT 신호를 이용하여 발생되는 ODT 인에이블 신호에 의해 제어된다. 이에 따라 ODT 레이턴시 클럭 생성회로는 ODT ON/OFF 여부를 나타내는 신호의 활성화 구간 동안에 항상 동작하는 것이 아니라 ODT 인에이블 신호의 활성화 구간 동안에만 동작한다. ODT 인에이블 신호의 비활성화 구간 동안에는 ODT 레이턴시 클럭 생성회로가 동작하기 않게 되어 ODT 레이턴시용 클럭들이 디스에이블된다. |
