LDPC VSS H SCHEDULING APPARATUS AND METHOD OF THE PARITY CHECK MATRIX H FOR VERTICAL SHUFFLE SCHEDULING ALGORITHM OF THE LOW DENSITY PARITY CHECK DECODER

摘要

본 발명은 LDPC 복호기의 VSS 알고리즘에서 사용되는 H 행렬을 스케줄링 하는 장치 및 방법이 개시된다. 스케줄링 방법은 패리티 검사 행렬 H의 열(column)들 각각에서 메모리 주소가 포함된 행(row)을 식별하는 단계; 상기 패리티 검사 행렬 H의 행들 중에서 상기 메모리 주소와 값이 동일한 메모리 주소가 포함되지 않은 행을 검색하는 단계; 및 상기 메모리 주소가 포함된 행과 상기 메모리 주소가 포함되지 않은 행이 이웃하도록 상기 패리티 검사 행렬 H를 스케줄링 하는 단계를 포함할 수 있다.